日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following applicating with this Office.

出 願 年 月 日 Date of Application:

2002年10月31日

19 DEC 2003

PCT

WIPO

--

出 願 番 号 Application Number:

特願2002-317225

[ST. 10/C]:

[JP2002-317225]

出 願 人 Applicant(s):


カシオ計算機株式会社

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office 2003年12月 4日

今井康



ページ: 1/E

【書類名】 特許願

【整理番号】 02-0751-00

【あて先】 特許庁長官 殿

【国際特許分類】 G09G 03/20 623

G09F 09/30 365

G05F 03/26

【発明者】

【住所又は居所】 東京都八王子市石川町2951番地の5

カシオ計算機株式会社 八王子研究所内

【特許出願人】

【識別番号】 000001443

【氏名又は名称】 カシオ計算機株式会社

【代表者】 樫尾 和雄

【代理人】

【識別番号】 100096699

【弁理士】

【氏名又は名称】 鹿嶋 英實

【手数料の表示】

【予納台帳番号】 021267

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9600683

【プルーフの要否】 要



【書類名】 明細書

【発明の名称】 電流生成供給回路及びその制御方法並びに電流生成供給回

路を備えた表示装置

【特許請求の範囲】

【請求項1】 複数ビットのデジタル信号を保持する複数のラッチ部からな る信号保持手段と、

単一の定電流源から供給される基準電流に基づいて、前記デジタル信号の各ビ ットに対応する複数の階調電流を生成する構成を有し、前記信号保持手段を介し て出力される前記デジタル信号の値に応じて、前記階調電流の各々を選択的に生 成して合成し、負荷駆動電流として所定の負荷に供給する電流生成手段と、 を備えていることを特徴とする電流生成供給回路。

【請求項2】 前記電流生成手段は、前記デジタル信号の各ビットに対応し 、前記基準電流に対して各々異なる比率の電流値を有する前記複数の階調電流を 生成するカレントミラー回路部と、

前記複数の階調電流から、前記デジタル信号の各ビット値に応じて前記階調電 流を選択するスイッチ回路部と、

を備え、前記選択された前記階調電流の合成電流を、前記負荷駆動電流として供 給することを特徴とする請求項1記載の電流生成供給回路。

【請求項3】 前記カレントミラー回路部は、前記定電流源に接続され、前 記基準電流が流れる基準電流トランジスタと、該基準電流トランジスタのゲート 端子に、各ゲート端子が並列的に接続されるとともに、トランジスタサイズが各 々異なる、前記階調電流が流れる複数の階調電流トランジスタと、を備えたこと を特徴とする請求項2記載の電流生成供給回路。

【請求項4】 前記複数の階調電流トランジスタは、チャネル幅が各々2m (n=0、1、2、3、···)で規定される、異なる比率に設定されているこ とを特徴とする請求項3記載の電流生成供給回路。

【請求項5】 少なくとも、前記基準電流トランジスタ及び前記階調電流ト ランジスタは、電圧-電流特性が、特定の電圧範囲において略一定の電流値を示 す飽和領域を有していることを特徴とする請求項3又は4記載の電流生成供給回



路。

【請求項6】 少なくとも、前記基準電流トランジスタ及び前記階調電流トランジスタは、半導体基板の一面側に絶縁膜を介して形成された半導体層に、チャネル領域と、該チャネル領域を挟んで形成されたソース領域及びドレイン領域と、該ソース領域及び該ドレイン領域の対向軸に対して垂直方向に、チャネル領域から突出して形成されたターミナル領域と、前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ドレイン領域に電気的に接続されたドレイン電極と、前記ソース領域及び前記ターミナル領域に電気的に接続された単一のボディターミナル電極と、を備えたトランジスタ構造を有していることを特徴とする請求項5記載の電流生成供給回路。

【請求項7】 前記電流生成手段は、前記負荷駆動電流を前記負荷側から引き込む方向に流すように、前記合成電流の信号極性を設定することを特徴とする請求項2乃至6のいずれかに記載の電流生成供給回路。


【請求項8】 前記電流生成手段は、前記負荷駆動電流を前記負荷に流し込む方向に流すように、前記合成電流の信号極性を設定することを特徴とする請求項2乃至6のいずれかに記載の電流生成供給回路。

【請求項9】 前記電流生成手段は、前記定電流源に接続された単一の電流 供給線に並列に複数接続され、複数の前記負荷に対して、前記合成電流を同時並 行的に供給することを特徴とする請求項1乃至8のいずれかに記載の電流生成供 給回路。

【請求項10】 前記負荷は、前記電流生成手段から供給される前記合成電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする請求項1乃至9のいずれかに記載の電流生成供給回路。

【請求項11】 前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項10記載の電流生成供給回路。

【請求項12】 複数の負荷に対して、所定の負荷駆動電流を個別に供給することにより、前記複数の負荷を所定の動作状態で駆動させる電流生成供給回路の制御方法において、



単一の定電流源から供給される基準電流に基づいて、前記デジタル信号の各ビットに対応する複数の階調電流を生成し、該各階調電流のうち、前記保持された前記デジタル信号の値に応じて特定の前記階調電流を選択して合成し、前記負荷駆動電流を生成するステップと、

前記負荷駆動電流を前記複数の負荷に対して、同時並行的に供給するステップ と、

を含むことを特徴とする電流生成供給回路の制御方法。

【請求項13】 前記階調電流は、前記基準電流に対して、2n(n=0)、1、2、3、···)で規定される電流値を有するように設定されていることを特徴とする請求項12記載の電流生成供給回路の制御方法。

【請求項14】 前記負荷駆動電流は、前記負荷から前記電流生成回路に引き込む方向に流れるように、前記負荷駆動電流の信号極性が設定されていることを特徴とする請求項12又は13記載の電流生成供給回路の制御方法。

【請求項15】 前記負荷駆動電流は、前記前記電流生成回路から前記負荷に流し込む方向に流れるように、前記負荷駆動電流の信号極性が設定されていることを特徴とする請求項12又は13記載の電流生成供給回路の制御方法。

【請求項16】 前記複数の負荷は、前記負荷駆動電流の電流値に応じて、 所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴と する請求項12万至15のいずれかに記載の電流生成供給回路の制御方法。

【請求項17】 少なくとも、複数の走査線及び複数の信号線が相互に直交するように配設され、該走査線及び該信号線の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態にするための走査信号を前記走査線に印加する走査駆動手段と、表示信号に基づく駆動電流を、前記信号線を介して前記各表示画素に供給する信号駆動手段と、を備え、選択状態にある前記表示画素に対して、所定の電流値を有する前記駆動電流を供給することにより、前記各表示画素を所定の輝度階調で発光させて、前記表示パネルに所望の画像情報を表示する表示装置において、



前記信号駆動手段は、少なくとも、前記表示信号に基づく複数ビットのデジタル信号を保持する複数のラッチ部からなる信号保持手段と、単一の定電流源から供給される基準電流に基づいて、前記デジタル信号の各ビットに対応する複数の階調電流を生成する構成を有し、前記信号保持手段を介して出力される前記デジタル信号の値に応じて、前記階調電流の各々を選択的に生成して合成し、前記駆動電流として前記表示画素に供給する電流生成手段と、を有する電流生成供給回路を複数具備することを特徴とする表示装置。

【請求項18】 前記電流生成手段は、前記デジタル信号の各ビットに対応 し、前記基準電流に対して各々異なる比率の電流値を有する前記複数の階調電流 を生成するカレントミラー回路部と、

前記複数の階調電流から、前記デジタル信号の各ビット値に応じて前記階調電流を選択するスイッチ回路部と、

を備え、前記選択された階調電流の合成電流を、前記駆動電流として供給することを特徴とする請求項19記載の表示装置。


【請求項19】 前記カレントミラー回路部は、前記定電流源に接続され、前記基準電流が流れる基準電流トランジスタと、該基準電流トランジスタのゲート端子に、各ゲート端子が並列的に接続され、トランジスタサイズが各々異なる、前記階調電流が流れる複数の階調電流トランジスタと、を備えたことを特徴とする請求項18記載の表示装置。

【請求項20】 前記複数の階調電流トランジスタは、チャネル幅が各々2 $n(n=0,1,2,3,\cdots)$ で規定される、異なる比率に設定されていることを特徴とする請求項19記載の表示装置。

【請求項21】 前記電流生成手段は、前記駆動電流を前記表示画素側から 引き込む方向に流すように、前記合成電流の信号極性を設定することを特徴とす る請求項18乃至20のいずれかに記載の表示装置。

【請求項22】 前記電流生成手段は、前記駆動電流を前記表示画素に流し込む方向に流すように、前記合成電流の信号極性を設定することを特徴とする請求項18乃至20のいずれかに記載の表示装置。

【請求項23】 前記表示画素は、前記駆動電流の電流値に応じて、所定の



【請求項24】 前記表示画素は、前記駆動電流を保持する電流書込保持手段と、該保持された前記駆動電流に基づいて発光駆動電流を生成する発光駆動手段と、前記発光駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子と、を備えていることを特徴とする請求項17乃至22のいずれかに記載の表示装置。

【請求項25】 前記発光素子は、有機エレクトロルミネッセント素子からなる発光素子であることを特徴とする請求項23又は24記載の表示装置。

【請求項26】 少なくとも、前記基準電流トランジスタ及び前記階調電流トランジスタは、電圧一電流特性が、特定の電圧範囲において略一定の電流値を示す飽和領域を有していることを特徴とする請求項19又は20記載の表示装置。

【請求項27】 前記表示画素を構成する前記発光駆動手段は、電圧-電流特性が、特定の電圧範囲において略一定の電流値を示す飽和領域を有していることを特徴とする請求項24万至26のいずれかに記載の表示装置。

【請求項28】 少なくとも、前記基準電流トランジスタ及び前記階調電流トランジスタは、半導体基板の一面側に絶縁膜を介して形成された半導体層に、チャネル領域と、該チャネル領域を挟んで形成されたソース領域及びドレイン領域と、該ソース領域及び該ドレイン領域の対向軸に対して垂直方向に、チャネル領域から突出して形成されたターミナル領域と、前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ドレイン領域に電気的に接続されたドレイン電極と、前記ソース領域及び前記ターミナル領域に電気的に接続された単一のボディターミナル電極と、を備えたトランジスタ構造を有していることを特徴とする請求項26又は27記載の表示装置。

【請求項29】 少なくとも、複数の走査線及び複数の信号線群が相互に直 交するように配設され、該走査線及び該信号線群の交点に複数の表示画素がマト リクス状に配列された表示パネルと、

前記各表示画素を行単位で選択状態にするための走査信号を前記走査線に印加



する走査駆動手段と、表示信号に基づく複数ビットのデジタル信号を、前記各信 号線群を介して前記各表示画素に供給する信号駆動手段と、を備え、

前記表示画素は、少なくとも、

発光駆動電流の電流値に応じて所定の輝度階調で発光動作する電流駆動型の発 光素子と、

前記デジタル信号を保持する信号保持手段と、単一の定電流源から供給される 基準電流に基づいて、前記信号保持手段に保持された前記デジタル信号の値に応 じた階調電流を生成して、前記発光駆動電流として前記発光素子に供給する電流 生成手段と、を有する電流生成供給回路と、

を具備することを特徴とする表示装置。

【請求項30】 前記電流生成手段は、前記デジタル信号の各ビットに対応 し、前記基準電流に対して各々異なる比率の電流値を有する前記複数の階調電流 を生成するカレントミラー回路部と、

前記複数の階調電流から、前記デジタル信号の各ビット値に応じて前記階調電流を選択するスイッチ回路部と、

を備え、前記選択された階調電流の合成電流を、前記発光駆動電流として供給することを特徴とする請求項29記載の表示装置。

【請求項31】 前記カレントミラー回路部は、前記定電流源に接続され、前記基準電流が流れる基準電流トランジスタと、該基準電流トランジスタのゲート端子に、各ゲート端子が並列的に接続され、トランジスタサイズが各々異なる、前記階調電流が流れる複数の階調電流トランジスタと、を備えたことを特徴とする請求項30記載の表示装置。

【請求項32】 前記複数の階調電流トランジスタは、チャネル幅が各々2 $n(n=0,1,2,3,\cdots)$ で規定される、異なる比率に設定されている ことを特徴とする請求項31記載の表示装置。

【請求項33】 少なくとも、前記基準電流トランジスタ及び前記階調電流トランジスタは、電圧-電流特性が、特定の電圧範囲において略一定の電流値を示す飽和領域を有していることを特徴とする請求項31又は32記載の表示装置

【請求項34】 少なくとも、前記基準電流トランジスタ及び前記階調電流トランジスタは、半導体基板の一面側に絶縁膜を介して形成された半導体層に、チャネル領域と、該チャネル領域を挟んで形成されたソース領域及びドレイン領域と、該ソース領域及び該ドレイン領域の対向軸に対して垂直方向に、チャネル領域から突出して形成されたターミナル領域と、前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ドレイン領域に電気的に接続されたドレイン電極と、前記ソース領域及び前記ターミナル領域に電気的に接続された単一のボディターミナル電極と、を備えたトランジスタ構造を有していることを特徴とする請求項33記載の表示装置。

【請求項35】 前記電流生成手段は、前記発光駆動電流を前記発光素子側から引き込む方向に流すように、前記合成電流の信号極性を設定することを特徴とする請求項29乃至34のいずれかに記載の表示装置。

【請求項36】 前記電流生成手段は、前記発光駆動電流を前記発光素子に流し込む方向に流すように、前記合成電流の信号極性を設定することを特徴とする請求項29乃至34のいずれかに記載の表示装置。

【請求項37】 前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項29乃至36のいずれかに記載の表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置に関し、特に、画像表示信号に応じた電流を供給することにより所定の輝度階調で発光動作する電流駆動型(又は、電流指定型)の発光素子を備えた表示パネルに適用可能な電流生成供給回路及びその制御方法、並びに、該電流生成供給回路を備えた表示装置に関する。

[0002]

【従来の技術】

近年、パーソナルコンピュータや映像機器のモニタやディスプレイとして、液 晶表示装置(LCD)等の陰極線管(CRT)に替わる表示装置や表示デバイス





の普及が著しい。特に、液晶表示装置は、旧来の表示装置(CRT)に比較して、薄型軽量化、省スペース化、低消費電力化等が可能であるため、急速に普及している。また、比較的小型の液晶表示装置は、近年普及が著しい携帯電話やデジタルカメラ、携帯情報端末(PDA)等の表示デバイスとしても広く適用されている。

[0003]

このような液晶表示装置に続く次世代の表示デバイス(ディスプレイ)として、有機エレクトロルミネッセンス素子(以下、「有機EL素子」と略記する)や無機エレクトロルミネッセンス素子(以下、「無機EL素子」と略記する)、あるいは、発光ダイオード(LED)等のような自己発光型の光学要素(発光素子)を、マトリクス状に配列した表示パネルを備えた発光素子型のディスプレイ(表示装置)の本格的な実用化が期待されている。

[0004]

このような発光素子型ディスプレイ(特に、アクティブマトリックス駆動方式 を適用した発光素子型ディスプレイ)においては、液晶表示装置に比較して、表 示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表 示画質の高精細化、低消費電力化等が可能であるとともに、液晶表示装置のよう にバックライトを必要としないので、一層の薄型軽量化が可能であるという極め て優位な特徴を有している。

[0005]

このようなディスプレイの一例は、概略、行方向に配設された走査ラインと列方向に配設されたデータラインの各交点近傍に発光素子を含む表示画素が配列された表示パネルと、画像表示信号(表示データ)に応じた書込電流を生成して、データラインを介して各表示画素に供給するデータドライバと、所定のタイミングで走査信号を順次印加して特定の行の表示画素を選択状態にする走査ドライバと、を備え、各表示画素に供給された上記書込電流により、各発光素子が表示データに応じた所定の輝度階調で発光動作して、所望の画像情報が表示パネルに表示される。なお、発光素子型のディスプレイの具体例については、後述する発明の実施の形態において、詳しく説明する。



ここで、上記ディスプレイにおける表示駆動動作においては、複数の表示画素(発光素子)に対して、データドライバにより表示データに応じた電流値を有する個別の書込電流を生成し、走査ドライバにより選択された特定の行の表示画素に同時に供給して、各発光素子を所定の輝度階調で発光させる動作を、1画面分の各行について順次繰り返す電流指定型の駆動方式や、走査ドライバにより選択された特定の行の表示画素に対して、データドライバにより一定の電流値の駆動電流を、表示データに応じた個別の時間幅(信号幅)で供給して、各発光素子を所定の輝度階調で発光させる動作を、1画面分順次繰り返すパルス幅変調(PWM)型の駆動方式等が知られている。

[0007]

このようなディスプレイに適用されるデータドライバの具体的な構成としては、例えば、図31に示すように、電流路の一端側(エミッタ)が電源端子TMpに接続されるとともに、電流路の他端側(コレクタ)が基準電流入力端子TMrに接続されたトランジスタTPrと、電流路の一端側(エミッタ)が共通電源ラインLpを介して上記電源端子TMpに共通に接続されるとともに、電流路の他端側(コレクタ)が個別の出力端子OUT1、OUT2、・・・OUTmに接続され、かつ、各制御端子(ベース)が上記トランジスタTPrの制御端子(ベース)に並列的に接続された複数のトランジスタTP1、TP2、・・・TPmからなるカレントミラー回路を基本構成として備えた定電流駆動回路を良好に適用することができる。

[0008]

このようなデータドライバにおいては、トランジスタTPrに流れる基準電流 I rに応じて、複数のトランジスタTP1、TP2、・・・TPmに流れる一定 の電流値を有する駆動電流 I P 1、 I P 2、・・・I Pmを個別の出力端子OU T 1、OUT 2、・・・OUTmを介して(もしくは、図示を省略した出力回路 をさらに介して)、図示を省略した表示パネルを構成する複数の表示画素に一括して供給することにより、表示画素(発光素子)を発光動作させることができる。 なお、図31に示したようなデータドライバ(定電流駆動回路)については、



例えば、特許文献1等に、その基本構成や、出力電流間のバラツキを改善した構成が記載されている。

[0009]

また、データドライバの他の構成としては、例えば、図32に示すように、表示データに応じた電流値を有する電流を生成、出力する電流源PIに共通の電流供給ラインLiを介して接続された複数のラッチ回路LC1、LC2、・・・LCmと、該ラッチ回路LC1、LC2、・・・LCmごとに設けられた出力回路DO1、DO2、・・・DOmとを備えたものを良好に適用することができる。

[0010]

このようなデータドライバにおいては、電流源PIから出力される表示データに応じた電流Idtを、時系列的に入力されるラッチ制御信号SL1、SL2、・・・SLmに基づいて、ラッチ回路LC1、LC2、・・・LCmに順次保持し、所定のタイミングで入力される出力イネーブル信号Senに基づいて、出力回路DO1、DO2、・・・DOmから個別の出力端子OUT1、OUT2、・・・OUTmを介して、各ラッチ回路LC1、LC2、・・・LCmに保持された電流Idtに基づく駆動電流ID1、ID2、・・・IDmを、表示パネルを構成する複数の表示画素に一括して供給する。ここで、図32においては、複数のラッチ回路及び出力回路からなる構成を一組のみ示したが、このような構成を二組設けて、一方のラッチ回路群に電流を順次保持している期間に、他方のラッチ回路群に保持された電流を出力するようにした構成を適用するものであってもよい。

$[0\ 0\ 1\ 1]$

なお、図31、図32に示した従来技術においては、データドライバにより生成された駆動電流をデータドライバ側から表示パネル(表示画素)側に、流し込む方向に供給する場合について説明したが、上記特許文献1にも示されているように、データドライバにより生成された駆動電流を表示パネル(表示画素)側からデータドライバ側に、引き込む方向に供給するものも知られている。

[0012]

【特許文献1】

特開2002-202823号公報 (第3頁、図2、図15)





【発明が解決しようとする課題】

しかしながら、上述したような発光素子型ディスプレイにおいては、以下に示すような問題を有していた。

(1) すなわち、データドライバにより表示データに応じた駆動電流を表示画素ごとに生成し、出力端子に接続された各データラインを介して、特定行の各表示画素に一括して供給する従来の構成及び駆動制御方法においては、上記駆動電流が、表示データに対応して変化するとともに、各表示画素(データライン)に対応してデータドライバに個別に設けられたトランジスタやラッチ回路等の回路構成に、単一の電流源から共通の電流供給ラインを介して供給される電流も変化することになる。一般に信号配線には寄生容量(配線容量)が存在するため、上述したようなデータラインや電流供給ラインを介して所定の電流を供給する動作は、当該信号配線(データライン、電流供給ライン)に存在する寄生容量を所定の電位まで充電、あるいは、放電することに相当する。そのため、データラインや電流供給ラインを介して供給される電流が微小である場合には、データラインや電流供給ラインへの充放電動作に時間を要し、当該信号ラインの電位が安定するまでに所定の時間を要することになる。

[0014]

一方、データドライバにおける動作は、データライン数(すなわち、表示画素数)が増加するほど、各データラインにおける電流の保持動作等に割り当てられる動作期間が短くなって高速な動作を要求されるが、上述したようにデータラインや電流供給ラインへの充放電動作に所定時間を要するため、この充放電動作の速度に起因してデータドライバの動作速度が律速されてしまうという問題を有していた。

すなわち、表示パネルの小型化や高精細化(高解像度化)等に伴って、データラインを介して供給される駆動電流の電流値が小さくなるほど、データドライバの動作速度が制約されることになり、良好な画像表示動作を実現することが困難になるという問題を有していた。

[0015]



(2) また、従来技術に示したようなデータドライバを備えた表示装置においては、データドライバにおいて表示データに応じた書込電流を生成して、各データラインを介して表示画素に供給するように構成されているが、書込電流は、発光素子の発光状態に応じて変化するアナログ信号であるため、信号レベルの劣化や外部ノイズの影響を受けやすく、表示画素(発光素子)における発光輝度の低下やバラツキを生じて、適切な輝度階調での画像表示が阻害されるという問題を有していた。

[0016]

そこで、本発明は、上述した課題に鑑み、発光素子を電流指定方式で発光制御するディスプレイにおいて、表示画素に供給される書込電流が微小な場合であっても、該書込電流を生成する動作を迅速に実行することができるとともに、表示データに対応した適切な電流値の書込電流を出力することができる電流生成供給回路及びその制御方法を提供し、以て、表示応答特性及び表示画質の向上を図ることができる表示装置を提供することを目的とする。

[0017]

【課題を解決するための手段】

請求項1記載の電流生成供給回路は、複数ビットのデジタル信号を保持する複数のラッチ部からなる信号保持手段と、単一の定電流源から供給される基準電流に基づいて、前記デジタル信号の各ビットに対応する複数の階調電流を生成する構成を有し、前記信号保持手段を介して出力される前記デジタル信号の値に応じて、前記階調電流の各々を選択的に生成して合成し、負荷駆動電流として所定の負荷に供給する電流生成手段と、を備えていることを特徴としている。

[0018]

請求項2記載の電流生成供給回路は、請求項1記載の電流生成供給回路において、前記電流生成手段は、前記デジタル信号の各ビットに対応し、前記基準電流に対して各々異なる比率の電流値を有する前記複数の階調電流を生成するカレントミラー回路部と、前記複数の階調電流から、前記デジタル信号の各ビット値に応じて前記階調電流を選択するスイッチ回路部と、を備え、前記選択された前記階調電流の合成電流を、前記負荷駆動電流として供給することを特徴としている



[0019]

請求項3記載の電流生成供給回路は、請求項2記載の電流生成供給回路において、前記カレントミラー回路部は、前記定電流源に接続され、前記基準電流が流れる基準電流トランジスタと、該基準電流トランジスタのゲート端子に、各ゲート端子が並列的に接続されるとともに、トランジスタサイズが各々異なる、前記階調電流が流れる複数の階調電流トランジスタと、を備えたことを特徴としている。

請求項4記載の電流生成供給回路は、請求項3記載の電流生成供給回路において、前記複数の階調電流トランジスタは、チャネル幅が各々2ⁿ(n=0、1、2、3、・・・)で規定される、異なる比率に設定されていることを特徴としている。

[0020]

請求項5記載の電流生成供給回路は、請求項3又は4記載の電流生成供給回路において、少なくとも、前記基準電流トランジスタ及び前記階調電流トランジスタは、電圧-電流特性が、特定の電圧範囲において略一定の電流値を示す飽和領域を有していることを特徴としている。

請求項6記載の電流生成供給回路は、請求項5記載の電流生成供給回路において、少なくとも、前記基準電流トランジスタ及び前記階調電流トランジスタは、 半導体基板の一面側に絶縁膜を介して形成された半導体層に、チャネル領域と、 該チャネル領域を挟んで形成されたソース領域及びドレイン領域と、該ソース領域及び該ドレイン領域の対向軸に対して垂直方向に、チャネル領域から突出して 形成されたターミナル領域と、前記チャネル領域上にゲート絶縁膜を介して形成 されたゲート電極と、前記ドレイン領域に電気的に接続されたドレイン電極と、 前記ソース領域及び前記ターミナル領域に電気的に接続された単一のボディター ミナル電極と、を備えたトランジスタ構造を有していることを特徴としている。

[0021]

請求項7記載の電流生成供給回路は、請求項2乃至6のいずれかに記載の電流 生成供給回路において、前記電流生成手段は、前記負荷駆動電流を前記負荷側か



ら引き込む方向に流すように、前記合成電流の信号極性を設定することを特徴と している。

請求項8記載の電流生成供給回路は、請求項2乃至6のいずれかに記載の電流 生成供給回路において、前記電流生成手段は、前記負荷駆動電流を前記負荷に流 し込む方向に流すように、前記合成電流の信号極性を設定することを特徴として いる。

[0022]

請求項9記載の電流生成供給回路は、請求項1乃至8のいずれかに記載の電流 生成供給回路において、前記電流生成手段は、前記定電流源に接続された単一の 電流供給線に並列に複数接続され、複数の前記負荷に対して、前記合成電流を同 時並行的に供給することを特徴としている。


請求項10記載の電流生成供給回路は、請求項1乃至9のいずれかに記載の電流生成供給回路において、前記負荷は、前記電流生成手段から供給される前記合成電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴としている。

請求項11記載の電流生成供給回路は、請求項10記載の電流生成供給回路に おいて、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴 としている。

[0023]

請求項12記載の電流生成供給回路の制御方法は、複数の負荷に対して、所定の負荷駆動電流を個別に供給することにより、前記複数の負荷を所定の動作状態で駆動させる電流生成供給回路の制御方法において、複数ビットのデジタル信号を取り込み保持する動作を、前記複数の負荷に対応して順次繰り返すステップと、単一の定電流源から供給される基準電流に基づいて、前記デジタル信号の各ビットに対応する複数の階調電流を生成し、該各階調電流のうち、前記保持された前記デジタル信号の値に応じて特定の前記階調電流を選択して合成し、前記負荷駆動電流を生成するステップと、前記負荷駆動電流を前記複数の負荷に対して、同時並行的に供給するステップと、を含むことを特徴としている。

[0024]



請求項14記載の電流生成供給回路の制御方法は、請求項12又は13記載の 電流生成供給回路の制御方法において、前記負荷駆動電流は、前記負荷から前記 電流生成回路に引き込む方向に流れるように、前記負荷駆動電流の信号極性が設 定されていることを特徴としている。

[0025]

請求項15記載の電流生成供給回路の制御方法は、請求項12又は13記載の電流生成供給回路の制御方法において、前記負荷駆動電流は、前記前記電流生成回路から前記負荷に流し込む方向に流れるように、前記負荷駆動電流の信号極性が設定されていることを特徴としている。

請求項16記載の電流生成供給回路の制御方法は、請求項12乃至15のいずれかに記載の電流生成供給回路の制御方法において、前記複数の負荷は、前記負荷駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴としている。

[0026]

請求項17記載の表示装置は、少なくとも、複数の走査線及び複数の信号線が相互に直交するように配設され、該走査線及び該信号線の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態にするための走査信号を前記走査線に印加する走査駆動手段と、表示信号に基づく駆動電流を、前記信号線を介して前記各表示画素に供給する信号駆動手段と、を備え、選択状態にある前記表示画素に対して、所定の電流値を有する前記駆動電流を供給することにより、前記各表示画素を所定の輝度階調で発光させて、前記表示パネルに所望の画像情報を表示する表示装置において、前記信号駆動手段は、少なくとも、前記表示信号に基づく複数ビットのデジタル信号を保持する複数のラッチ部からなる信号保持手段と、単一の定電流源から供給される基準電流に基づいて、前記デジタル信号の各ビットに対応する複数の階調電流を生成する



構成を有し、前記信号保持手段を介して出力される前記デジタル信号の値に応じて、前記階調電流の各々を選択的に生成して合成し、前記駆動電流として前記表示画素に供給する電流生成手段と、を有する電流生成供給回路を複数具備することを特徴としている。

[0027]

請求項18記載の表示装置は、請求項19記載の表示装置において、前記電流 生成手段は、前記デジタル信号の各ビットに対応し、前記基準電流に対して各々 異なる比率の電流値を有する前記複数の階調電流を生成するカレントミラー回路 部と、前記複数の階調電流から、前記デジタル信号の各ビット値に応じて前記階 調電流を選択するスイッチ回路部と、を備え、前記選択された階調電流の合成電 流を、前記駆動電流として供給することを特徴としている。

請求項19記載の表示装置は、請求項18記載の表示装置において、前記カレントミラー回路部は、前記定電流源に接続され、前記基準電流が流れる基準電流トランジスタと、該基準電流トランジスタのゲート端子に、各ゲート端子が並列的に接続され、トランジスタサイズが各々異なる、前記階調電流が流れる複数の階調電流トランジスタと、を備えたことを特徴としている。

[0028]

請求項20記載の表示装置は、請求項19記載の表示装置において、前記複数の階調電流トランジスタは、チャネル幅が各々 2^n (n=0、1、2、3、・・・)で規定される、異なる比率に設定されていることを特徴としている。

請求項21記載の表示装置は、請求項18乃至20のいずれかに記載の表示装置において、前記電流生成手段は、前記駆動電流を前記表示画素側から引き込む方向に流すように、前記合成電流の信号極性を設定することを特徴としている。

[0029]

請求項22記載の表示装置は、請求項18乃至20のいずれかに記載の表示装置において、前記電流生成手段は、前記駆動電流を前記表示画素に流し込む方向に流すように、前記合成電流の信号極性を設定することを特徴としている。

請求項23記載の表示装置は、請求項17乃至22のいずれかに記載の表示装置において、前記表示画素は、前記駆動電流の電流値に応じて、所定の輝度階調



で発光動作する電流駆動型の発光素子を備えていることを特徴としている。

[0030]

請求項24記載の表示装置は、請求項17乃至22のいずれかに記載の表示装置において、前記表示画素は、前記駆動電流を保持する電流書込保持手段と、該保持された前記駆動電流に基づいて発光駆動電流を生成する発光駆動手段と、前記発光駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子と、を備えていることを特徴としている。

請求項25記載の表示装置は、請求項23又は24記載の表示装置において、 前記発光素子は、有機エレクトロルミネッセント素子からなる発光素子であるこ とを特徴としている。

[0031]

請求項26記載の表示装置は、請求項19又は20記載の表示装置において、 少なくとも、前記基準電流トランジスタ及び前記階調電流トランジスタは、電圧 一電流特性が、特定の電圧範囲において略一定の電流値を示す飽和領域を有して いることを特徴としている。

請求項27記載の表示装置は、請求項24乃至26のいずれかに記載の表示装置において、前記表示画素を構成する前記発光駆動手段は、電圧-電流特性が、特定の電圧範囲において略一定の電流値を示す飽和領域を有していることを特徴としている。

[0032]

請求項28記載の表示装置は、請求項26又は27記載の表示装置において、少なくとも、前記基準電流トランジスタ及び前記階調電流トランジスタは、半導体基板の一面側に絶縁膜を介して形成された半導体層に、チャネル領域と、該チャネル領域を挟んで形成されたソース領域及びドレイン領域と、該ソース領域及び該ドレイン領域の対向軸に対して垂直方向に、チャネル領域から突出して形成されたターミナル領域と、前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ドレイン領域に電気的に接続されたドレイン電極と、前記ソース領域及び前記ターミナル領域に電気的に接続された単一のボディターミナル電極と、を備えたトランジスタ構造を有していることを特徴としている。



[0033]

請求項29記載の表示装置は、少なくとも、複数の走査線及び複数の信号線群が相互に直交するように配設され、該走査線及び該信号線群の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態にするための走査信号を前記走査線に印加する走査駆動手段と、表示信号に基づく複数ビットのデジタル信号を、前記各信号線群を介して前記各表示画素に供給する信号駆動手段と、を備え、前記表示画素は、少なくとも、発光駆動電流の電流値に応じて所定の輝度階調で発光動作する電流駆動型の発光素子と、前記デジタル信号を保持する信号保持手段と、単一の定電流源から供給される基準電流に基づいて、前記信号保持手段に保持された前記デジタル信号の値に応じた階調電流を生成して、前記発光駆動電流として前記発光素子に供給する電流生成手段と、を有する電流生成供給回路と、を具備することを特徴としている。

[0034]

請求項30記載の表示装置は、請求項29記載の表示装置において、前記電流 生成手段は、前記デジタル信号の各ビットに対応し、前記基準電流に対して各々 異なる比率の電流値を有する前記複数の階調電流を生成するカレントミラー回路 部と、前記複数の階調電流から、前記デジタル信号の各ビット値に応じて前記階 調電流を選択するスイッチ回路部と、を備え、前記選択された階調電流の合成電 流を、前記発光駆動電流として供給することを特徴としている。

請求項31記載の表示装置は、請求項30記載の表示装置において、前記カレントミラー回路部は、前記定電流源に接続され、前記基準電流が流れる基準電流トランジスタと、該基準電流トランジスタのゲート端子に、各ゲート端子が並列的に接続され、トランジスタサイズが各々異なる、前記階調電流が流れる複数の階調電流トランジスタと、を備えたことを特徴としている。

[0035]

請求項32記載の表示装置は、請求項31記載の表示装置において、前記複数の階調電流トランジスタは、チャネル幅が各々 2^n (n=0、1、2、3、・・

・)で規定される、異なる比率に設定されていることを特徴としている。

請求項33記載の表示装置は、請求項31又は32記載の表示装置において、



少なくとも、前記基準電流トランジスタ及び前記階調電流トランジスタは、電圧 一電流特性が、特定の電圧範囲において略一定の電流値を示す飽和領域を有して いることを特徴としている。

[0036]

請求項34記載の表示装置は、請求項33記載の表示装置において、少なくとも、前記基準電流トランジスタ及び前記階調電流トランジスタは、半導体基板の一面側に絶縁膜を介して形成された半導体層に、チャネル領域と、該チャネル領域を挟んで形成されたソース領域及びドレイン領域と、該ソース領域及び該ドレイン領域の対向軸に対して垂直方向に、チャネル領域から突出して形成されたターミナル領域と、前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ドレイン領域に電気的に接続されたドレイン電極と、前記ソース領域及び前記ターミナル領域に電気的に接続された単一のボディターミナル電極と、を備えたトランジスタ構造を有していることを特徴としている。

[0037]


請求項35記載の表示装置は、請求項29乃至34のいずれかに記載の表示装置において、前記電流生成手段は、前記発光駆動電流を前記発光素子側から引き込む方向に流すように、前記合成電流の信号極性を設定することを特徴としている。

請求項36記載の表示装置は、請求項29乃至34のいずれかに記載の表示装置において、前記電流生成手段は、前記発光駆動電流を前記発光素子に流し込む方向に流すように、前記合成電流の信号極性を設定することを特徴としている。

請求項37記載の表示装置は、請求項29乃至36のいずれかに記載の表示装置において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴としている。

[0038]

すなわち、本発明に係る電流生成供給回路及びその制御方法は、有機EL素子や発光ダイオード等のように、電流値に応じて所定の駆動状態(発光輝度)で動作する複数の負荷(表示画素、発光素子)に対して、所定の電流値を有する負荷駆動電流(書込電流、発光駆動電流)を個別に供給する電流駆動装置であって、



ここで、電流生成部としては、チャネル幅が各々所定の比率となるように形成された複数の薄膜トランジスタ(階調電流トランジスタ)を並列に接続したカレントミラー回路構成を適用することにより、定電流源から供給される一定の電流値を有する基準電流に対して、上記所定の比率で規定される電流値を有する階調電流を生成することができる。

[0039]

これにより、カレントミラー回路部の基準電流トランジスタに一定の基準電流を流すのみで、各階調電流トランジスタに異なる電流値を有する複数の階調電流を一義的に生成することができ、上記複数ビットのデジタル信号に基づいて、これらの階調電流から特定の階調電流を選択して合成することにより、所望の電流値を有する負荷駆動電流を生成することができ、該負荷駆動電流の生成に関連して電流生成供給回路に供給される信号レベルが変動しない構成を有しているので、負荷駆動電流が微小な場合であっても、電流生成供給回路に接続される電流供給線に付加された寄生容量への充放電動作に起因する影響を排除して、電流生成供給回路、又は、電流生成供給回路を備えた電流駆動装置の動作速度を向上させることができる。

[0040]

また、上記カレントミラー回路部において、各階調電流トランジスタのチャネル幅を各々 $2n(n=0,1,2,3,\cdots)$ で規定される比率に設定することにより、(n+1) 個の階調電流トランジスタに、基準電流の2nで規定される電流値を有する階調電流が流れ、これらを合成することにより、2n段階の電流値を有する負荷駆動電流を生成することができる。したがって、複数のデジタル信号に対応した電流値を有するアナログ電流を、比較的簡易な回路構成により



生成して出力することができ、負荷を適正な駆動状態で動作させることができる 。

[0041]

さらに、少なくとも、上記電流生成供給回路を構成するカレントミラー回路部の基準電流トランジスタ及び階調電流トランジスタとして、いわゆる、ボディターミナル構造を有する電界効果トランジスタを適用することにより、特定の電圧範囲において略一定の電流値を示す飽和領域を有する電圧ー電流特性を得ることができるので、入力されるデジタル信号に基づいて保持した電流に対して、適切に対応した電流値を有する負荷駆動電流を生成することができ、負荷を適切な駆動状態で動作させることができる。

[0042]

また、本発明に係る表示装置においては、相互に直交する走査ライン(走査線)及びデータライン(信号線)の交点近傍に、発光素子を備えた表示画素をマトリクス状に配列してなる表示パネルを備えた表示装置において、上述したような電流生成供給回路をデータドライバ(信号駆動手段)、もしくは、表示画素内の画素駆動回路に適用し、表示パネルの所定の行に配列された表示画素群の選択期間中に、上記信号保持部に保持した複数ビットのデジタル信号(表示データ)に基づいて電流生成部において生成された特定の階調電流の合成電流を、書込電流又は発光駆動電流として、表示画素又は発光素子に供給するように構成されている。

[0043]

これにより、上述したように、電流生成供給回路を構成するカレントミラー回路部の基準電流トランジスタに一定の電流値を有する基準電流を流すのみで、表示データ(表示信号)に応じた電流値を有する書込電流又は発光駆動電流が生成されるので、表示パネルの小型化や高精細化に伴って表示画素が微細化された場合や、比較的下位の輝度階調で各表示画素を発光動作させる場合等のように、書込電流又は発光駆動電流が微小な場合であっても、信号線の充放電動作に起因する動作速度の低下を抑制して、表示データに応じた適正な電流値を有する書込電流又は発光駆動電流を迅速に生成して発光素子に出力することができる。したが

って、表示画素 (発光素子) を表示データに応じた適正な輝度階調で発光動作させることができ、所望の画像情報を良好な画質で表示することができる。

[0044]

特に、上述した電流生成供給回路を表示画素内の画素駆動回路に適用した場合にあっては、表示パネルに配設される各データラインを介して、表示データに対応する複数ビットのデジタル信号を各表示画素(画素駆動回路)に直接供給することができ、また、各画素駆動回路において該デジタル信号に基づいてアナログ信号からなる発光駆動電流を生成することができるので、表示画素にアナログ信号からなる書込電流を供給する構成に比較して、信号レベルの劣化や外部ノイズ等の影響を受けにくくなり、表示データに対応した適切な輝度階調で発光素子を発光動作させることができ、信号対ノイズ比(S/N比)を改善して表示画質の向上を図ることができる。

[0045]

また、データドライバに適用される電流生成供給回路を構成するカレントミラー回路部(基準電流トランジスタ及び階調電流トランジスタ)、さらには、表示画素内の画素駆動回路を構成する発光駆動用トランジスタとして、いわゆる、ボディターミナル構造を有する電界効果トランジスタを適用することにより、特定の電圧範囲において略一定の電流値を示す飽和領域を有する電圧一電流特性を得ることができるので、表示データに基づいて保持した電流に対して、適切に対応した電流値を有する書込電流や発光駆動電流を生成することができ、各表示画素を表示データに基づいた適切な輝度階調で発光動作させて、表示画質の向上を図ることができる。

[0046]

【発明の実施の形態】

以下、本発明に係る電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置について、実施の形態を示して詳しく説明する。

<電流生成供給回路>

まず、本発明に係る電流生成供給回路及びその制御方法について、図面を参照して説明する。

図1は、本発明に係る電流生成供給回路の一実施形態を示す概略構成図である

[0047]

0

図1に示すように、本実施形態に係る電流生成供給回路ILAは、電流値を指定するための複数ビット(本実施形態においては、4ビットの場合を示す)のデジタル信号 d 0、 d 1、 d 2、 d 3(d 0~ d 3)を個別に取り込んで保持(ラッチ)するラッチ回路LC 0、LC 1、LC 2、LC 3(LC 0~LC 3)を備えた信号ラッチ部10と、単一の電流発生源(定電流源)IRAから供給される一定の電流値を有する基準電流Irefを取り込み、上記信号ラッチ部10(各ラッチ回路LC 0~LC 3)から出力される出力信号 d 10、 d 11、 d 12、 d 13(d 10~ d 13)に基づいて、基準電流Irefに対して所定比率の電流値を有する負荷駆動電流IDを生成して出力する電流生成部20Aと、を有して構成されている。ここで、電流発生源IRAは、電流供給線Lsを介して電流生成部20A方向に基準電流Irefを流すために、高電位電源に接続された電源接点+Vに接続されている。

[0048]

以下、上記各構成について、具体的に説明する。

図2は、本実施形態に適用されるラッチ回路の一具体例を示す回路構成図であり、図3は、本実施形態に適用される電流生成部の一具体例を示す回路構成図である。

信号ラッチ部10は、図1に示すように、デジタル信号d0~d3のビット数(4ビット)に応じた数のラッチ回路LC0~LC3が並列に設けられ、図示を省略したタイミングジェネレータやシフトレジスタ等から出力されるタイミング制御信号CLKに基づいて、各々個別に供給される上記デジタル信号d0~d3を同時に取り込み、当該デジタル信号d0~d3に基づく信号レベルを出力、保持する動作を実行する。

[0049]

ここで、信号ラッチ部10を構成する各ラッチ回路LC0~LC3は、図2に示すように、pチャネル型及びnチャネル型の電界効果型トランジスタ(MOS

T)を直列に接続した周知の相補型トランジスタ回路(CMOS)を複数備えた 構成を適用することができる。

具体的には、図2に示すように、ラッチ回路LC(LC0~LC3)は、pチャネル型トランジスタTr1及びnチャネル型トランジスタTr2からなるCMOS11と、pチャネル型トランジスタTr3及びnチャネル型トランジスタTr3及びnチャネル型トランジスタTr5及びnチャネル型トランジスタTr5及びnチャネル型トランジスタTr6からなるCMOS13と、pチャネル型トランジスタTr7及びnチャネル型トランジスタTr8からなるCMOS14と、pチャネル型トランジスタTr9及びnチャネル型トランジスタTr10からなるCMOS15と、pチャネル型トランジスタTr11及びnチャネル型トランジスタTr12からなるCMOS16と、を備えた構成を有している。

[0050]

CMOS11の入力接点(ラッチ回路LCのクロック入力端子)CKには、タイミング制御信号(クロック信号)CLKが入力され、その出力接点N11はCMOS12の入力接点に接続されている。また、CMOS13の入力端子には、上記タイミング制御信号CLKが入力され、その出力接点N12はCMOS12の出力接点とともに、CMOS14の入力接点に接続されている。CMOS14の出力接点N13は、CMOS15及びCMOS16の入力接点に接続されるとともに、該出力接点N13の信号レベルが反転出力信号として、ラッチ回路LCの反転出力端子OT*(明細書中では、便宜的に「OT*」と記す;図2の符号参照)から出力される。一方、CMOS15の出力接点N15の信号レベルは、非反転出力信号として、ラッチ回路LCの非反転出力端子OTから出力される。

[0051]

また、CMOS11、CMOS14、CMOS15及びCMOS16を構成する各pチャネル型トランジスタTr1、Tr7、Tr9及びTr11は、電流路の一端が高電位電源Vddに接続され、また、各nチャネル型トランジスタTr2、Tr8、Tr10及びTr12は、電流路の一端が低電位電源Vgnd(接地電位)に接続されている。CMOS12のpチャネル型トランジスタTr3及びCMOS13のnチャネル型トランジスタTr6は、電流路の一端がラッチ回路L

Cの信号入力端子INに接続されて、上記デジタル信号 d0~d3が入力され、また、CMOS12のnチャネル型トランジスタTr4及びCMOS13のpチャネル型トランジスタTr5は、電流路の一端が上記CMOS16の出力接点N14に接続されている。

[0052]

このような構成を有する信号ラッチ部10においては、最初のタイミング制御信号CLK(所定の信号幅を有するハイレベルのパルス信号)が印加されると、CMOS12のpチャネル型トランジスタTr3側及びCMOS13のnチャネル型トランジスタTr6がオン動作して、当該タイミングにおけるデジタル信号 d0~d3が取り込まれ、CMOS12及びCMOS13の共通の出力接点N12の信号レベルがデジタル信号d0~d3により規定される。これにより、出力接点N12の信号レベル(デジタル信号d0~d3の信号レベル)に基づいて、非反転出力端子OT及び反転出力端子OT*、CMOS16の出力接点N14の各信号レベル(ハイレベル/ローレベル)が確定する。

[0053]

ここで、上記タイミング制御信号CLKの印加後(すなわち、タイミング制御信号CLKがローレベル状態)においては、CMOS12のpチャネル型トランジスタTr3側及びCMOS13のnチャネル型トランジスタTr6がオフ動作するが、CMOS12のnチャネル型トランジスタTr4及びCMOS13のpチャネル型トランジスタTr5がオン動作して、CMOS16の出力接点N14の信号レベル(非反転出力信号(非反転出力端子OTの信号レベル)と同等)が取り込まれて、CMOS12及びCMOS13の共通の出力接点N12の信号レベルが規定される。これにより、タイミング制御信号CLKの印加時と同等の信号レベルを有する非反転出力信号(非反転出力端子OTの信号レベル)及び反転出力信号(反転出力端子OTを信号レベル)が継続して出力される。この出力信号の信号レベルは、次回のタイミング制御信号CLKの印加時における信号入力端子INの信号レベル(デジタル信号d0~d3の信号レベル)が変化するまで、同一の出力状態が保持される。

[0054]

一方、電流生成部20Aは、図3に示すように、基準電流Irefに対して、各々、異なる比率の電流値を有する複数の単位電流(以下、「階調電流」と記す)Idsa、Idsb、Idsc、Idsdを生成するカレントミラー回路部21Aと、上記複数の階調電流Idsa~Idsdのうち、上記信号ラッチ部10の各ラッチ回路LC0~LC3からの出力信号d10、d11、d12、d13(図2に示した非反転出力端子OTの信号レベル)に基づいて、任意の階調電流を選択するスイッチ回路部22Aと、を備えている。

[0055]

具体的には、図3に示すように、電流生成部20Aに適用されるカレントミラー回路部21Aは、電流供給線Lsを介して基準電流Irefが供給される電流入力接点INiと低電位電源(接地電位)Vgndとの間に電流路(ソースードレイン端子)が接続されるとともに、制御端子(ゲート端子)が接点Ngに接続されたnチャネル型のトランジスタ(基準電流トランジスタ)Tr21と、各接点Na、Nb、Nc、Ndと低電位電源Vgndとの間に各電流路が接続されるとともに、制御端子が接点Ngに共通に接続された複数(ラッチ回路LC0~LC3に対応した4個)のnチャネル型のトランジスタ(階調電流トランジスタ)Tr22、Tr23、Tr24、Tr25と、を備えた構成を有している。ここで、接点Ngは、電流入力接点INiに直接接続されているとともに、低電位電源Vgndとの間に容量C1が接続された構成を有している。

[0056]

また、電流生成部20Aに適用されるスイッチ回路部22Aは、負荷が接続される電流出力接点OUTiと各接点Na、Nb、Nc、Ndとの間に電流路が接続されるとともに、制御端子に上記各ラッチ回路LC0~LC3から個別に出力される出力信号d10~d13が並列的に印加される複数(4個)のnチャネル型のトランジスタTr26、Tr27、Tr28、Tr29と、を備えた構成を有している。

[0057]

ここで、本実施形態に係る電流生成部20Aにおいては、特に、カレントミラー回路部21Aを構成する各階調電流トランジスタTr22~Tr25に流れる

階調電流 I dsa~ I dsdが、基準電流トランジスタTr21に流れる基準電流 I re fに対して、各々異なる所定の比率の電流値を有するように設定されている。具体的には、各階調電流トランジスタTr22~Tr25のトランジスタサイズが、各々異なる比率、例えば、各階調電流トランジスタTr22~Tr25のチャネル長を一定とした場合の各チャネル幅の比(W2:W3:W4:W5)が1:2:4:8になるように形成されている。

[0058]

これにより、各階調電流トランジスタTr22~Tr25に流れる階調電流 I $dsa\sim I\,dsd$ の電流値は、基準電流トランジスタTr21のチャネル幅をW1とすると、各々 I $dsa=(W2/W1)\times I\,ref$ 、 I $dsb=(W3/W1)\times I\,ref$ 、 I $dsc=(W3/W1)\times I\,ref$ 、 I $dsc=(W3/W1)\times I\,ref$ 、 I $dsd=(W4/W1)\times I\,ref$ に設定される。すなわち、階調電流トランジスタTr22~Tr25のチャネル幅を、各々2n(n=0、1、2、3、・・・;2n=1、2、4、8、・・・)に設定することにより、階調電流間の電流値を2nで規定される比率に設定することができる。

[0059]

[0060]

このような構成を有する電流生成部20Aにおいては、上記ラッチ回路LC0~LC3から出力される出力信号d10~d13の信号レベルに応じて、スイッチ回路部22Aの特定のトランジスタがオン動作(トランジスタTr26~Tr29のいずれか1つ以上がオン動作する場合のほか、いずれのトランジスタTr26~Tr29もオフ動作する場合を含む)し、該オン動作したトランジスタに接続されたカレントミラー回路部22Aの階調電流トランジスタ(Tr22~T

r25のいずれか1つ以上)に、基準電流トランジスタTr21に流れる基準電流 I refに対して、所定比率($a \times 2$ n倍;a は基準電流トランジスタTr21 のチャネル幅W1により規定される定数)の電流値を有する階調電流 I dsa~I d sdが流れ、上述したように、電流出力接点OUTiにおいて、これらの階調電流の合成値となる電流値を有する負荷駆動電流 I Dが、図示を省略した負荷側から、電流出力接点OUTi、オン状態にあるトランジスタ(T r26 ~T r29 のいずれか)及び階調電流トランジスタ(T r22 ~T r25 のいずれか)を介して低電位電源 V gndに流れる。

[0061]

したがって、本実施形態に係る電流生成供給回路ILAにおいては、タイミング制御信号CLKにより規定されるタイミングで、信号ラッチ部21Aに入力される複数ビットのデジタル信号d0~d3に応じて、電流生成部22Aにより所定の電流値を有するアナログ電流からなる負荷駆動電流IDが生成されて、負荷に供給されることになる(本実施形態においては、上述したように、負荷側から電流生成供給回路方向に負荷駆動電流が引き込まれる)。

なお、後述するように、上記複数ビットのデジタル信号としては、表示装置に 所望の画像情報を表示するための表示データ(表示信号)を適用することでき、 この場合において、電流生成供給回路により生成、出力される負荷駆動電流は、 表示パネルを構成する各表示画素に供給される書込電流、又は、各表示画素の発 光素子に供給される発光駆動電流に対応する。詳しくは、後述する。

[0062]

次に、本発明に係る電流生成供給回路の他の実施形態について、図面を参照して説明する。

図4は、本発明に係る電流生成供給回路の他の実施形態を示す概略構成図である。図5は、本実施形態に係る電流生成供給回路に適用される電流生成部の一具体例を示す回路構成図である。ここで、上述した実施形態と同等の構成については、同一の符号を付して、その説明を簡略化する。

上述した実施形態においては、電流生成供給回路 I L A に接続された負荷側から、電流生成供給回路 I L A 方向に負荷駆動電流 I D を引き込むように構成した

場合(便宜的に、「電流シンク方式」と記す)について示したが、本実施形態に おいては、電流生成供給回路側から負荷方向に負荷駆動電流を流し込む構成(便 宜的に、「電流印加方式」と記す)を有している。

[0063]

具体的には、図4に示すように、本実施形態に係る電流生成供給回路ILBは、上述した実施形態と同等の構成を有する信号ラッチ部10と、電流生成部20Bと、を有するとともに、電流生成部20Bに電流供給線Lsを介して接続された電流発生源IRBが、電流生成部20B側から電流発生源IRB方向に基準電流Irefを流すように、低電位電源Vgndに接続されている。

信号ラッチ部10は、複数のデジタル信号d0~d3に対応してラッチ回路LC0~LC3が個別に設けられた構成を有し、各ラッチ回路LC0~LC3の反転出力信号d10*~d13*(図2に示した反転出力端子OT*の信号レベルであって、明細書中では、便宜的に「d10*~d13*」と記す;図4の符号参照)が電流生成部20Bに出力されるように接続されている。

[0064]

本実施形態に係る電流生成部20Bは、図5に示すように、概略、上述した実施形態(図3参照)と略同等の回路構成を有するカレントミラー回路部21B及びスイッチ回路部22Bと、を備え、各ラッチ回路LC0~LC3からの出力信号d10*~d13*に基づいて、基準電流Irefに対して、所定比率の電流値を有する複数の階調電流Idsi、Idsj、Idsk、Idslを任意に選択、合成して生成される負荷駆動電流IDを負荷に供給するように構成されている。

[0065]

具体的には、カレントミラー回路部21B及びスイッチ回路部22Bを構成する全てのトランジスタTr31~Tr39がpチャネル型からなり、基準電流トランジスタTr31は、電流入力接点INiと電源接点+Vとの間に接続されるとともに、制御端子が電流入力接点INi及び接点Ng並びに容量C1を介して電源接点+Vに接続され、また、階調電流トランジスタTr32~Tr35は、各々、接点Ni、Nj、Nk、N1と電源接点+Vとの間に接続されるとともに、制御端子が接点Ngに共通に接続され、また、スイッチング用のトランジスタ

Tr36~Tr39は、各々、上記接点Ni、Nj、Nk、Nl と電流出力接点 OUT i との間に接続されるとともに、制御端子に各々、ラッチ回路LC0~L C3 から出力される出力信号d10*~d13*が並列的に印加されるように構成されている。

[0066]

ここで、本実施形態においても、カレントミラー回路部21Bを構成する各階 調電流トランジスタTr32~Tr35のトランジスタサイズ(すなわち、チャ ネル長を一定とした場合のチャネル幅)が、基準電流トランジスタを基準として 、所定の比率になるように形成され、各電流路に流れる階調電流 I dsi~ I dslが 、基準電流 I refに対して、各々異なる所定の比率の電流値を有するように設定 されている。

[0067]

これにより、本実施形態に係る電流生成供給回路20Bにおいても、信号ラッチ部20B(ラッチ回路LC0~LC3)から出力される出力信号d10*~d13*の信号レベルに応じて、スイッチ回路部22Bの特定のトランジスタTr36~Tr39がオン動作して、階調電流トランジスタTr32~Tr35を介して基準電流Irefの所定比率倍の電流値を有する階調電流Idsi~Idslが流れ、これらの合成電流が電流出力接点OUTiを介して負荷駆動電流IDとして図示を省略した負荷に供給される(本実施形態においては、電流生成供給回路側から負荷方向に負荷駆動電流が流れ込む)。

[0068]

したがって、上述した各実施形態に示した電流生成供給回路ILA、ILBにおいては、単一の電流発生源IRA、30Bから電流供給線Lsを介して、電流生成部20A、20Bに基準電流Irefを供給し、複数ビットのデジタル信号 d0~d3(信号ラッチ部10の出力信号 d10~d13、d10*~d13*)に基づいて、該基準電流Irefに対して所定比率の電流値を有する複数の階調電流Idsi~Idslから特定の階調電流を選択、合成して、所望の電流値を有する負荷駆動電流IDを生成、出力することにより、上記電流供給線(信号配線)Lsに供給される電流(基準電流)の変化に伴う電位変動をほとんど生じることがな

いので、例えば、生成される負荷駆動電流が微少な場合であっても、該寄生容量 の充放電に起因する電流生成供給回路の動作遅延を招くことがなくなり、電流生 成供給回路、又は、電流生成供給回路を適用した電流駆動装置の動作速度に対す る制約を緩和して、負荷をより高速に駆動することができる。

[0069]

そして、上述したような構成及び機能を有する電流生成供給回路は、表示装置 の駆動制御装置(データドライバ)、もしくは、表示装置(表示パネル)の表示 画素を構成する画素駆動回路に良好に適用することができる。以下に、本発明に 係る電流生成供給回路を備えた表示装置について、具体的に説明する。

<第1の実施形態>

まず、本発明に係る電流生成供給回路を表示装置の駆動制御装置(データドライバ)に適用した場合の実施形態について、図面を参照して説明する。

[0070]

<表示装置>

図6は、本発明に係る電流生成供給回路を適用可能な表示装置の第1の実施形態を示す概略ブロック図であり、図7は、本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。また、図8は、本実施形態に係る表示装置の他の構成例を示す概略ブロック図である。ここでは、表示パネルとしてアクティブマトリクス方式に対応した表示画素を備えた構成について説明する。また、本実施形態においては、電流シンク方式を採用した構成について説明する。

[0071]

図6、図7に示すように、本実施形態に係る表示装置100Aは、概略、複数の表示画素がマトリクス状に配列された表示パネル110Aと、表示パネル110Aの行方向に配列された表示画素群ごとに、共通に接続された走査ライン(走査線)SLに接続された走査ドライバ(走査駆動手段)120Aと、表示パネル110Aの列方向に配列された表示画素群ごとに、共通に接続されたデータライン(信号線)DLに接続されたデータドライバ(信号駆動手段)130Aと、上記走査ラインSLに並行して配設され、表示パネル110Aの行方向に配列され

た表示画素群ごとに、共通に接続された電源ラインVLに接続された電源ドライバ140と、走査ドライバ120A及びデータドライバ130A、電源ドライバ140の動作状態を制御する各種制御信号を生成、出力するシステムコントローラ150と、表示装置100Aの外部から供給される映像信号に基づいて、表示データやタイミング信号等を生成する表示信号生成回路160と、を備えて構成されている。

[0072]

以下、上記各構成について具体的に説明する。

(表示パネル)

表示パネル110Aは、具体的には、図7に示すように、相互に並列に配設された複数の走査ラインSL及び電源ラインVLと、該走査ラインSL及び電源ラインVLに対して、直交するように配設された複数のデータラインDLと、これらの直交するラインの各交点近傍に配列された複数の表示画素(図7中、後述する画素駆動回路DCx及び有機EL素子OELからなる構成)と、を備えた構成を有している。

[0073]

表示画素は、例えば、走査ドライバ120から走査ラインSLを介して印加される走査信号Vsel、及び、データドライバ130AからデータラインDLを介して供給される書込電流(駆動電流) Ipix、電源ドライバ140から電源ラインVLを介して印加される電源電圧Vscに基づいて、各表示画素における書込電流 Ipixの書込動作及び発光動作を制御する画素駆動回路DCxと、該画素駆動回路DCxから供給される発光駆動電流の電流値に応じて発光輝度が制御される、周知の有機EL素子(発光素子)OELと、を有して構成されている。なお、本実施形態においては、電流駆動型の発光素子として有機EL素子OELを適用した場合について示すが、発光ダイオード等の他の発光素子を適用するものであってもよい。

[0074]

ここで、画素駆動回路DCxは、概略、走査信号Vselに基づいて各表示画素の選択/非選択状態を制御し、選択状態において表示データに応じた書込電流 I

pixを取り込んで電圧レベルとして保持し、非選択状態において上記保持した電 圧レベルに応じた発光駆動電流を有機EL素子OELに供給して、所定の輝度階 調で発光させる動作を維持する機能を有している。なお、画素駆動回路DCxに 適用可能な回路構成例については後述する。

[0075]

(走査ドライバ)

走査ドライバ120Aは、システムコントローラ150から供給される走査制御信号に基づいて、所定のタイミングで各走査ラインSLに選択レベル(例えば、ハイレベル)の走査信号Vselを順次印加することにより、各行ごとの表示画素群を選択状態とし、データドライバ130Aにより表示データに基づく書込電流Ipixを各データラインDLに供給して、各表示画素に所定の書込電流を書き込むように制御する。

[0076]

走査ドライバ120Aは、具体的には、図7に示すように、シフトレジスタとバッファからなるシフトブロックSBを、各走査ラインSLごとに対応させて複数段備え、システムコントローラ150から供給される走査制御信号(走査スタート信号SSTR、走査クロック信号SCLK等)に基づいて、シフトレジスタにより表示パネル110Aの上方から下方に順次シフトしつつ出力されたシフト信号が、バッファを介して所定の電圧レベル(選択レベル)を有する走査信号Vselとして各走査ラインSLに印加される。

[0077]

(データドライバ)

データドライバ130Aは、システムコントローラ150から供給されるデータ制御信号(サンプリングスタート信号STR、シフトクロック信号SFC等)に基づいて、表示信号生成回路160から供給される複数ビットのデジタル信号からなる表示データを取り込んで保持し、当該表示データに対応する電流値を有する書込電流Ipixを生成して、各データラインDLに同時並行的に供給するように制御する。すなわち、本実施形態に係るデータドライバ130Aにおいては、上述した本発明に係る電流生成供給回路(図1参照)を良好に適用することが

できる。データドライバ130Aの具体的な回路構成例やその駆動制御動作につ いては後述する。

[0078]

(電源ドライバ)

電源ドライバ140は、システムコントローラ150から供給される電源制御信号に基づいて、走査ドライバ120Aにより各行ごとの表示画素群が選択状態に設定されるタイミングに同期して、電源ラインVLに選択レベルの電源電圧Vsc (例えば、接地電位以下に設定されたローレベル)を印加することにより、例えば、電源ラインVLから表示画素(画素駆動回路DCx)を介してデータドライバ130A方向に、表示データに基づく所定の書込電流Ipixを引き込み、一方、走査ドライバ120により各行ごとの表示画素群が非選択状態に設定されるタイミングに同期して、電源ラインVLに非選択レベル(例えば、ハイレベル)の電源電圧Vscを印加することにより、例えば、電源ラインVLから表示画素(画素駆動回路DCx)を介して有機EL素子OEL方向に、上記書込電流Ipixと同等の発光駆動電流を流すように制御する。

[0079]

電源ドライバ140は、具体的には、図7に示すように、概略、上述した走査ドライバ120Aと同様に、シフトレジスタとバッファからなるシフトブロックSBを、各電源ラインVLごとに対応させて複数段備え、システムコントローラ150から供給され、上記走査制御信号に同期する電源制御信号(電源スタート信号VSTR、電源クロック信号VCLK等)に基づいて、シフトレジスタにより表示パネル110Aの上方から下方に順次シフトしつつ出力されたシフト信号が、バッファを介して所定の電圧レベル(例えば、走査ドライバ120による選択状態においてはローレベル、非選択状態においてはハイレベル)を有する電源電圧Vscとして各電源ラインVLに印加される。

[0080]

(システムコントローラ)

システムコントローラ150は、後述する表示信号生成回路160から供給されるタイミング信号に基づいて、少なくとも、走査ドライバ120A及びデータ

ドライバ130A、電源ドライバ140の各々に対して、走査制御信号及びデータ制御信号(上述した走査スタート信号SSTRや走査クロック信号SCLK、サンプリングスタート信号STRやシフトクロック信号SFC等)、電源制御信号(電源スタート信号VSTR、電源クロック信号VCLK等)を生成して出力することにより、各ドライバを所定のタイミングで動作させて、表示パネル110Aに走査信号Vsel及び書込電流Ipix、電源電圧Vscを出力させ、画素駆動回路DCxにおける所定の制御動作を連続的に実行させて、映像信号に基づく所定の画像情報を表示パネル110Aに表示させる制御を行う。

[0081]

(表示信号生成回路)

表示信号生成回路160は、例えば、表示装置100Aの外部から供給される映像信号から輝度階調信号成分を抽出し、表示パネル110Aの1行分ごとに、該輝度階調信号成分を、複数ビットのデジタル信号からなる表示データとしてデータドライバ130Aに供給する。ここで、上記映像信号が、テレビ放送信号(コンポジット映像信号)のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路160は、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ150に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ150は、表示信号生成回路160から供給されるタイミング信号に基づいて、走査ドライバ120やデータドライバ130A、電源ドライバ140に対して供給する上記走査制御信号及びデータ制御信号、電源制御信号を生成する。

[0082]

なお、本実施形態においては、表示パネル110Aの周辺に付設されるドライバとして、図6及び図7に示したように、走査ドライバ120A及び電源ドライバ140を個別に配置した構成について説明したが、本発明はこれに限定されるものではない。例えば、上述したように、走査ドライバ120A及び電源ドライバ140は、タイミングが同期する同等の制御信号(走査制御信号及び電源制御信号)に基づいて動作するので、例えば、図8に示すように、走査ドライバ12

0 Bに、走査信号 V selの生成、出力タイミングに同期して電源電圧 V scを供給する機能を有するように構成したものであってもよい。このような構成によれば、周辺回路の構成を簡素化、省スペース化することができる。

[0083]

また、図6乃至図8に示した表示装置の構成は、表示パネルを構成する各表示画素に設けられる画素駆動回路が後述するように(図9参照)、走査信号Vselとともに電源電圧Vscの信号レベルを適宜設定制御することにより、所定の駆動制御動作を実現する回路構成を有する場合に対応したものであるが、本発明はこれに限定されるものではなく、後述するように(図13参照)、例えば、画素駆動回路が高電位電源に直接接続されて、定常的に一定の電圧レベルが印加される回路構成を有するものであってもよく、この場合、図6及び図7に示した表示装置において電源ドライバ140を有していない構成を適用することもできる。

[0084]

(画素駆動回路の構成例)

次いで、上述した表示装置(表示パネル)の各表示画素に適用される画素駆動 回路について簡単に説明する。

図9は、本実施形態に係る表示装置に適用することができる画素駆動回路の一 実施例を示す回路構成図である。なお、ここで示す画素駆動回路は、本発明に係 る表示装置に適用可能なごく一例を示すにすぎず、同等の動作機能を有する他の 回路構成を有するものであってもよいことはいうまでもない。

[0085]

図9に示すように、本実施例に係る画素駆動回路DCxは、例えば、相互に直交するように配設された走査ラインSLとデータラインDLとの交点近傍に、ゲート端子が走査ラインSLに、ソース端子が走査ラインSLに平行に配設された電源ラインVLに、ドレイン端子が接点Nxaに各々接続されたnチャネル型トランジスタTr41と、ゲート端子が走査ラインSLに、ソース端子及びドレイン端子がデータラインDL及び接点Nxbに各々接続されたnチャネル型トランジスタTr42と、ゲート端子が接点Nxaに、ソース端子及びドレイン端子が電源ラインVL及び接点Nxbに各々接続されたnチャネル型トランジスタTr43と、

接点Nxa及び接点Nxb間に接続されたコンデンサCxと、を備えた構成を有している。

[0086]

また、このような画素駆動回路DCxから供給される発光駆動電流により発光輝度が制御される有機EL素子OELは、アノード端子が上記画素駆動回路DCxの接点N12に、また、カソード端子が接地電位Vgndに各々接続された構成を有している。ここで、コンデンサCxは、nチャネル型トランジスタTr43のゲートーソース間に形成される寄生容量であってもよいし、その寄生容量に加えてゲートーソース間にさらに、容量素子を別個に付加するようにしたものであってもよい。

[0087]

このような構成を有する画素駆動回路DCxにおける有機EL素子OELの駆動制御動作は、まず、書込動作期間において、走査ラインSLに対して、ハイレベル(選択レベル)の走査信号Vselを印加するとともに、電源ラインVLに対して、ローレベルの電源電圧Vscを印加する。また、このタイミングに同期して、有機EL素子OELを所定の輝度階調で発光動作させるために必要な所定の書込電流Ipix(上述した負荷駆動電流IDに相当する)をデータラインDLに供給する。ここでは、書込電流Ipixとして、負極性の電流を供給し、画素駆動回路DCx側からデータラインDLを介してデータドライバ130A方向に当該電流を引き込むように設定する。

[0088]

これにより、画素駆動回路DCxを構成するnチャネル型トランジスタTr41及びTr42がオン動作して、ローレベルの電源電圧Vscが接点Nxa(すなわち、nチャネル型トランジスタTr43のゲート端子及びコンデンサCxの一端側)に印加されるとともに、書込電流Ipixの引き込み動作によりnチャネル型トランジスタTr42を介してローレベルの電源電圧Vscよりも低電位の電圧レベルが接点Nxb(すなわち、nチャネル型トランジスタTr43のソース端子及びコンデンサCxの他端側)に印加される。

[0089]

このように、接点Nxa及びNxb間(nチャネル型トランジスタTr43のゲートーソース間)に電位差が生じることにより、nチャネル型トランジスタTr43、接3がオン動作して、電源ラインVLからnチャネル型トランジスタTr43、接点Nxb、薄膜トランジスタTr42を介して、データラインDL方向に書込電流Ipixに対応した書込動作電流が流れる(後述する図12参照)。

このとき、コンデンサCxには、接点Nxa及びNxb間に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される(充電される)。また、このとき、有機EL素子OELのアノード端子(接点Nxb)に印加される電位は、カソード端子の電位(接地電位)よりも低くなり、有機EL素子OELに逆バイアス電圧が印加されることになるため、有機EL素子OELには発光駆動電流が流れず、発光動作は行われない。

[0090]

次いで、発光動作期間においては、走査ラインSLに対して、ローレベル(非選択レベル)の走査信号 V selを印加するとともに、電源ライン V L に対して、ハイレベルの電源電圧 V scを印加する。また、このタイミングに同期して、書込電流 I pix(すなわち、書込制御電流)の引き込み動作を停止する。

[0091]

このように、コンデンサCxが書込動作時の充電電圧を保持することにより、接点Nxa及びNxb間(nチャネル型トランジスタのTr43のゲートーソース間)の電位差が保持されることになり、nチャネル型トランジスタTr43はオン状態を維持する。また、電源ラインVLには、接地電位よりも高い電圧レベルを有する電源電圧Vscが印加されるので、有機EL素子OELのアノード端子(接点Nxb)に印加される電位は、カソード端子の電位(接地電位)よりも高くなる

[0092]

したがって、電源ラインVLから n チャネル型トランジスタTr43、接点Nェbを介して、有機EL素子OELに順バイアス方向に発光駆動電流が流れ、有機EL素子OELが所定の輝度階調で発光する。ここで、コンデンサCx1により保持される電位差(充電電圧)は、上記書込動作時において n チャネル型トランジスタTr13に書込動作電流を流す際の電位差に相当するので、有機EL素子OELに流れる発光駆動電流は、上記書込動作電流と同等の電流値を有することになる。これにより、発光動作期間においては、書込動作期間に書き込まれた所定の発光状態(輝度階調)に対応する電圧成分に基づいて、発光駆動電流が継続的に供給されることになり、有機EL素子OELは所望の輝度階調で発光する動作を継続する(後述する図12参照)。このように、本実施例に係る画素駆動回路においては、n チャネル型トランジスタTr43は、発光駆動用トランジスタとしての機能を有していることになる。

[0093]

(データドライバの構成例)

次いで、上述した表示装置に適用されるデータドライバの構成について説明する。 .

本実施形態に係る表示装置に適用されるデータドライバは、概略、図1に示した電流生成供給回路が各データラインに個別に設けられ、各々の電流生成供給回路に対して、単一の電流発生源から共通の電流供給線を介して、一定の電流値を有する正の基準電流が供給されるように構成されている。

図10は、本実施形態に係る表示装置に適用されるデータドライバの一実施例を示す回路構成図である。ここでは、上述した電流生成供給回路の構成と対応付けながら説明する。

[0094]

具体的には、本実施例に係るデータドライバ130Aは、例えば、図10に示すように、システムコントローラ150からデータ制御信号として供給されるシフトクロック信号SFCに基づいて、サンプリングスタート信号STRをシフトしつつ、所定のタイミングでシフト信号SR1、SR2、SR3、・・・(上述したタイミング制御信号CLKに相当する)を順次出力するシフトレジスタ回路

131と、該シフトレジスタ回路131からのシフト信号SR1、SR2、SR3、・・・の入力タイミングに基づいて、表示信号生成回路160から順次供給される1行分の表示データD0~Dk(ここでは、便宜的にk=3とする;上述したデジタル信号d0~d3に相当する)を順次取り込み、各表示画素における発光輝度に対応した書込電流Ipixを生成して、各データラインDL1、DL2、・・・を介して供給する書込電流生成回路群132Aと、該書込電流生成回路群132Aを構成する各書込電流生成回路(上述した電流生成供給回路ILAに相当する)ILA1、ILA2、・・・に対して、データドライバ130Aの外部に設けられた電流発生源IR(上述した電流発生源IRAに相当する)から一定の電流値を有する基準電流Irefを定常的に供給する共通の電流供給線Lsと、を備えて構成されている。

ここで、書込電流生成回路群132Aを構成する各書込電流生成回路ILA1、ILA2、・・・は、信号ラッチ回路101、102、103、・・・(上述した信号ラッチ部10に相当する)及び電流生成回路201A、202A、203A、・・・(上述した電流生成部20Aに相当する)を備えた構成を有している。

[0095]

(表示装置の駆動制御方法)

次に、上述した構成を有する表示装置の動作について、図面を参照して説明する。

図11は、本実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートであり、図12は、本実施形態に係る表示パネル(表示画素)における制御動作の一例を示すタイミングチャートである。ここでは、図9に示したデータドライバの構成に加え、図1乃至図3に示した電流生成供給回路の構成も適宜参照しながら説明する。

[0096]

まず、データドライバ130Aにおける制御動作は、上述した曹込電流生成回路ILA1、ILA2、ILA3、・・・に設けられた信号ラッチ回路101、102、103、・・・に、表示信号生成回路160から供給される表示データ

D0~D3を取り込み、一定期間保持する信号保持動作と、該信号保持動作により取り込まれた表示データD0~D3の保持信号D10~D13、D20~D23、D30~D33、・・・に基づいて、書込電流生成回路ILA1、ILA2、ILA3、・・・に設けられた電流生成回路201A、202A、203A、・・・により、上記表示データD0~D3に対応する書込電流Ipixを生成して各データラインDL1、DL2、DL3、・・・を介して各表示画素に供給する電流生成供給動作と、を設定することにより実行される。

[0097]

ここで、信号保持動作においては、図11に示すように、シフトレジスタ回路 131から順次出力されるシフト信号SR1、SR2、SR3、・・・に基づいて、上記各信号ラッチ回路101、102、103、・・・により、各列の表示画素(すなわち、各データラインDL1、DL2、DL3、・・・)に対応して切り替わる表示データD0~D3を順次取り込む動作が1行分連続的に実行され、該表示データD0~D3が取り込まれた信号ラッチ回路101、102、103、・・・から順に、一定期間(次のシフト信号SR1、SR2、SR3、・・・が出力されるまでの期間)、保持信号D10~D13、D20~D23、D30~D33、・・・が電流生成回路201、202、203、・・・に出力される。

[0098]

また、電流生成供給動作においては、図11に示すように、保持信号D10~D13、D20~D23、D30~D33、・・・に基づいて、各電流生成回路201A、202A、203A、・・・に設けられた複数のスイッチトランジスタ (図3に示したトランジスタTr26~T29) のオン/オフ状態が制御され、オン動作したスイッチトランジスタに接続された階調電流トランジスタ (図3に示したトランジスタTr22~T25) に流れる階調電流の合成電流が、書込電流 I pixとして各データラインD11、D12、D13、・・・を介して順次供給される。

[0099]

ここで、書込電流 I pixは、例えば、全てのデータラインDL1、DL2、D

L3、・・・に対して、少なくとも一定期間、並列的(すなわち、同時並行的)に供給されるように設定される。また、本実施形態においては、上述したように、単一の基準電流 I refに対して予めトランジスタサイズにより規定された所定比率(例えば、a×2 n; n=0、1、2、3、・・・)の電流値を有する複数の階調電流を生成し、上記保持信号に基づくスイッチトランジスタのオン/オフ動作により、所定の階調電流を選択して合成し、負極性の書込電流 I pixを生成して、データラインDL1、DL2、DL3、・・・側からデータドライバ130A方向に引き込むように書込電流 I pixを流す。

[0100]

また、表示パネル110A(表示画素)における制御動作は、図12に示すように、表示パネル110A一画面に所望の画像情報を表示する一走査期間Tscを1サイクルとして、該一走査期間Tsc内に、特定の走査ラインに接続された表示画素群を選択して、データドライバ130Aから供給される表示データに対応する書込電流Ipixを書き込み、信号電圧として保持する書込動作期間(選択期間)Tseと、該保持された信号電圧に基づいて、上記表示データに応じた発光駆動電流を有機EL素子OELに供給して、所定の輝度階調で発光動作させる発光動作期間(表示画素の非選択期間)Tnseと、を設定(Tsc=Tse+Tnse)し、各動作期間において、上述した画素駆動回路DCxと同等の駆動制御を実行する。ここで、各行ごとに設定される書込動作期間Tseは、相互に時間的な重なりが生じないように設定される。また、書込動作期間Tseは、少なくとも、上記データドライバ130Aにおける電流生成供給動作において、各データラインへ書込電流Ipixを並列的に供給する一定期間を含む期間に設定される。

[0101]

すなわち、表示画素への書込動作期間Tseにおいては、図12に示すように、特定の行(i行目)の表示画素に対して、走査ドライバ120及び電源ドライバ140により走査ラインSL及び電源ラインVLを所定の信号レベルに走査することにより、データドライバ130Aにより各データラインDLに並列的に供給された書込電流Ipixを電圧成分として一斉に保持する動作を実行し、その後の発光動作期間Tseにおいては、上記書込動作期間Tseに保持された電圧成分に

基づく発光駆動電流を有機EL素子OELに継続的に供給することにより、表示 データに対応する輝度階調で発光動作が継続される。

このような一連の駆動制御動作を、図12に示すように、表示パネル110A を構成する全ての行の表示画素群について順次繰り返し実行することにより、表示パネル1画面分の表示データが書き込まれて、各表示画素が所定の輝度階調で発光し、所望の画像情報が表示される。

[0102]

したがって、本実施形態に係るデータドライバ130A及び表示装置100Aにおいて、各データラインDLを介して特定の行の表示画素群に供給される書込電流 I pixは、各書込電流生成回路ILA1、ILA2、・・・により、単一の電流発生源IRから共通の電流供給線Lsを介して供給される基準電流Irefに基づいて生成されるので、表示データD0~D3(又は、書込電流Ipix)に応じて各書込電流生成回路ILA1、ILA2、・・・に供給される電流値が変動することがなく、電流供給線Lsの充放電動作に起因する動作の制約を緩和することができ、データドライバの動作速度、さらには、表示装置における表示応答特性並びに表示画質の向上を図ることができる。

[0103]

また、データドライバ(書込電流生成回路)において、上記基準電流が流れる 基準電流トランジスタに対して、カレントミラー回路構成を有する複数の階調電 流トランジスタのチャネル幅を、各々所定の比率(例えば、2 n倍)になるよう に設定することにより、基準電流に対して該比率により規定される電流値を有す る複数の階調電流を流すことができ、表示データ(複数ビットのデジタル信号) により、これらを適宜合成することにより、2 n段階の電流値を有する書込電流 を生成することができるので、表示データに対応した適切な電流値を有するアナログ電流からなる書込電流を、比較的簡易な回路構成により生成することができ 、表示画素を適正な輝度階調で発光動作させることができる。

[0104]

なお、本実施形態においては、データドライバ及び表示画素(画素駆動回路) として、電流シンク方式に対応した構成を示したが、本発明はこれに限定される ものではなく、図4及び図5に示したように、データドライバから表示画素方向に書込電流を流し込むように供給する電流印加方式の回路構成を適用することもできる。以下、上述した表示装置(表示パネル)の他の例として、電流印加方式を適用した場合について説明する。

[0105]

電流印加方式を適用した表示装置は、概略、上述した第1の実施形態(図6乃至図8)と同様の表示パネル、走査ドライバ、データドライバ、システムコントローラ及び表示信号生成回路を備えた構成を有しているが、表示パネルを構成する各表示画素(画素駆動回路)及びデータドライバが以下に示すように異なる構成を有している。

(画素駆動回路)

図13は、本実施形態に適用される画素駆動回路の一実施例を示す回路構成図である。なお、ここで示す画素駆動回路は、本発明に係る表示装置に適用可能なごく一例を示すにすぎず、同等の動作機能を有する他の回路構成を有するものであってもよいことはいうまでもない。

[0106]

図13に示すように、本実施例に係る画素駆動回路DCyは、走査ラインSLとデータラインDLとの交点近傍に、ゲート端子が走査ラインSLに、ソース端子及びドレイン端子が電源接点+V及び接点Nyなに各々接続されたpチャネル型のトランジスタTr51と、ゲート端子が走査ラインSLに、ソース端子及びドレイン端子がデータラインDL及び接点Nyなに各々接続されたnチャネル型のトランジスタTr52と、ゲート端子が接点Nyかに、ソース端子及びドレイン端子が接点Nyな及び接点Nyに各々接続されたpチャネル型のトランジスタTr53と、ゲート端子が走査ラインSLに、ソース端子及びドレイン端子が接点Nyなび接点Nyなに各々接続されたnチャネル型のトランジスタTr53と、ゲート端子が走査ラインSLに、ソース端子及びドレイン端子が接点Nyなび接点Nyなに各々接続されたnチャネル型のトランジスタTr52と、接点Nyなび接点Nyb間に接続されたコンデンサCyと、を備えた構成を有している。ここで、電源接点+Vは、図示を省略した電源ラインを介して、上述した実施形態に示した電源ドライバ、もしくは、直接高電位電源に接続され、一定の高電位電圧が印加される。

[0107]

また、このような画素駆動回路DCyから供給される発光駆動電流により発光輝度が制御される有機EL素子OELは、アノード端子が上記画素駆動回路DCyの接点Nycに、また、カソード端子が接地電位Vgndに各々接続された構成を有している。ここで、コンデンサCyは、トランジスタTr53のゲートーソース間に形成される寄生容量であってもよいし、その寄生容量に加えてゲートーソース間にさらに、容量素子を別個に付加するようにしたものであってもよい。

[0108]

このような構成を有する画素駆動回路DCyにおける有機EL素子OELの駆動制御動作は、まず、曹込動作期間において、走査ラインSLに対して、例えば、ハイレベル(選択レベル)の走査信号Vselを印加するとともに、このタイミングに同期して、有機EL素子OELを所定の輝度階調で発光動作させるための曹込電流 I pixをデータラインDLに供給する。ここでは、曹込電流 I pixとして、正極性の電流を供給し、データドライバ130B側からデータラインDLを介して画素駆動回路DCy方向に当該電流が流し込まれる(印加する)ように設定する。

[0109]

これにより、画素駆動回路DCyを構成するトランジスタTr52及びTr54がオン動作するとともに、トランジスタTr51がオフ動作して、データラインDLに供給された書込電流Ipixに対応する正の電位が接点Nyaに印加される。また、接点Nyb及び接点Nyc間が短絡して同電位となり、トランジスタTr53のゲートーソース間、及び、ソースードレイン間が同電位に制御される。これにより、コンデンサCy(接点Nya及び接点Nyb間)には、書込電流に応じた電位差が生じ、該電位差に対応する電荷が蓄積され、電圧成分として保持される(充電される)。

[0110]

次いで、発光動作期間において、走査ラインSLに対して、ローレベル(非選択レベル)の走査信号 V sel を印加するとともに、このタイミングに同期して、 曹込電流 I pixの供給を遮断する。これにより、トランジスタTr52及びTr 54がオフ動作してデータラインDL及び接点Nya間、並びに、接点Nyb及び接点Nyc間が電気的に遮断されることにより、コンデンサCyは、上述した書込動作において蓄積された電荷を保持する。

[0111]

このように、コンデンサCyが書込動作時の充電電圧を保持することにより、接点Nyb及び接点Nyc間(トランジスタのTr53のゲートーソース間)の電位差が保持されることになり、トランジスタTr53はオン動作する。また、上記走査信号Vsel(ローレベル)の印加により、トランジスタTr51が同時にオン動作するので、電源接点+V(高電位電源)からトランジスタTr51及びTr53を介して、有機EL素子OELに書込電流Ipixに応じた発光駆動電流が流れ、有機EL素子OELが所定の輝度階調で発光する。このように、本実施例に係る画素駆動回路においては、nチャネル型トランジスタTr53は、発光駆動用トランジスタとしての機能を有していることになる。

[0112]

(データドライバ)

次いで、本実施形態に適用されるデータドライバの構成について説明する。

本実施形態に係る表示装置に適用されるデータドライバは、概略、図4に示した電流生成供給回路が各データラインに個別に設けられ、各々の電流生成供給回路に対して、単一の電流発生源から共通の電流供給線を介して、単一の負の電流値を有する基準電流が供給されるように構成されている。

図14は、本実施形態に係る表示装置に適用されるデータドライバの一実施例を示す回路構成図である。ここでは、上述した電流生成供給回路の構成と対応付けながら説明する。

[0113]

本実施例に係るデータドライバ130Bは、例えば、図14に示すように、システムコントローラ150から供給されるデータ制御信号(シフトクロック信号 CLK、サンプリングスタート信号STR)に基づいて、シフト信号SR1、SR2、SR3、・・・を順次出力するシフトレジスタ回路131と、該シフト信号SR1、SR2、SR3、・・・の入力タイミングに基づいて、表示信号生成

回路160から順次供給される1行分の表示データD0~D3を順次取り込み、所定の書込電流 I pixを生成して、各データラインDL1、DL2、・・・を介して供給する書込電流生成回路群132B(書込電流生成回路 I L B 1、 I L B 2、・・・;上述した電流生成供給回路 I L B に相当する)と、該書込電流生成回路群132Bを構成する各書込電流生成回路 I L B 1、 I L B 2、・・・に対して、データドライバ130Bの外部に設けられた電流発生源 I R (上述した電流発生源 I R B に相当する) により単一の電流値を有する基準電流 I refを定常的に引き抜く共通の電流供給線 L s と、を備えて構成されている。

ここで、書込電流生成回路群132Bを構成する各書込電流生成回路ILB1、ILB2、・・・は、信号ラッチ回路101、102、103、・・・及び電流生成回路201B、202B、203B、・・・(上述した電流生成部20Bに相当する)を備えた構成を有している。

[0114]

このようなデータドライバ130Bにおける制御動作は、上述した実施形態において示した表示装置の駆動制御方法(図11及び図12参照)と同様に、信号保持動作においては、シフトレジスタ回路131から順次出力されるシフト信号SR1、SR2、SR3、・・・に基づいて、上記各信号ラッチ回路101、102、103、・・・により、各列の表示画素(各データラインDL1、DL2、DL3、・・・)に対応して切り替わる表示データD0~D3を順次取り込む動作が1行分連続的に実行され、該表示データD0~D3が取り込まれた信号ラッチ回路101、102、103、・・・から順に、一定期間、表示データD0~D3の反転信号に相当する保持信号D10*~D13*、D20*~D23*、D30*~D33*、・・・(図4に示した各信号ラッチ回路101、102、103、・・・の非反転出力端子OT*の信号レベルであって、明細書中では、便宜的に「D10*~D13*、・・・」と記す;図4の符号参照)が電流生成回路201B、202B、203B、・・・に出力される。

[0115]

また、電流生成供給動作においては、保持信号D10*~D13*、D20* ~D23*、D30*~D33*、・・・に基づいて、各電流生成回路201B 、202B、203B、・・・から引き抜かれる基準電流 I refに対して予め規定された所定比率の電流値を有する複数の階調電流から、所定の階調電流を選択して合成し、正極性の書込電流 I pixを生成して、データドライバ130B側から各データラインDL1、DL2、DL3、・・・を介して、表示画素方向に流し込むように順次供給される。

[0116]

これにより、表示パネル110Bにおける書込動作期間において、上述した画素駆動回路(図13参照)を有する各行ごとの表示画素に、各データラインDL1、DL2、DL3、・・・を介して上記書込電流Ipixが供給され、該書込電流Ipixが電圧成分として保持され、発光動作期間において、保持された電圧成分に基づく発光駆動電流を有機EL素子OELに継続的に供給して表示データD0~D3に対応する輝度階調で発光動作が継続される。

[0117]

したがって、本実施形態においても、表示パネル(表示画素)に供給される書 込電流を、共通の電流供給線を介して供給される単一の電流値の基準電流に基づ いて生成することができるので、データドライバを構成する各書込電流生成回路 に供給される電流値が変動することがなく、電流供給線の充放電動作に起因する 動作速度の制約を緩和して、データドライバの動作速度を向上させることができ る。

[0118]

<第2の実施形態>

次に、本発明に係る電流生成供給回路を、表示装置(表示パネル)を構成する 各表示画素に設けられた画素駆動回路に適用した場合の実施形態について、図面 を参照して説明する。

図15は、本発明に係る電流生成供給回路を適用可能な表示装置(表示パネル)の第2の実施形態を示す概略構成図である。また、図16は、本実施形態に係る表示装置に適用される画素駆動回路の一実施例を示す回路構成図であり、図17は、本実施形態に係る表示装置に適用されるデータドライバの一実施例を示す回路構成図である。ここで、上述した第1の実施形態と同等の構成については、

同一の符号を付して、その説明を簡略化又は省略する。

[0119]

図15に示すように、本実施形態に係る表示装置100Cは、上述した第1の 実施形態と同様に、概略、表示パネル110C、走査ドライバ120C、データ ドライバ130C、及び、図示を省略したシステムコントローラ150及び表示 信号生成回路160を備えた構成を有しているが、表示パネル110Cを構成す る各表示画素(画素駆動回路DCz)及びデータドライバ130Cが以下に示す ように異なる構成を有している。

[0120]

本実施形態に適用される表示パネル110Cは、具体的には、図15に示すように、並列に配設された複数の走査ラインSLと、該走査ラインSLに対して、直交するように複数本ずつ(本実施形態においては4本)を一組として配設された複数組のデータライン群DLzと、これらの走査ラインSLとデータライン群DLzとの交点近傍に配列された複数の表示画素(図15中、後述する画素駆動回路DCz及び有機EL素子OELからなる構成)と、該表示画素に一定の電流値を有する基準電流を定常的に供給する電流発生源IRと、を備えた構成を有している。

[0121]

ここで、各表示画素は、図15に示すように、走査ドライバ120Cから走査ラインSLを介して印加される走査信号Vsel、及び、データドライバ130Cからデータライン群DLzを介して供給される階調データDP0~DPk(デジタル信号;本実施形態では、k=3とする)に基づいて、発光駆動電流を生成する画素駆動回路DCzと、該画素駆動回路DCzにより供給される発光駆動電流の電流値に応じて所定の輝度階調で発光動作する有機EL素子OELと、を備えた構成を有している。

[0122]

画素駆動回路DCzは、図16に示すように、走査ドライバ120Cからの走査信号Vselの印加タイミングに基づいて、データドライバ130Cから各データライン群DLzを介して供給される1行分の階調データDP0~DP3を同時

かつ個別に取り込み、当該階調データDP0~DP3に対応する出力信号(保持信号) d10~d13を所定期間、出力保持する信号ラッチ部10z(上述した信号ラッチ部10に相当する)と、各表示画素(画素駆動回路)に対して、電流供給線Lsを介して供給される基準電流Irefに基づいて生成される複数の階調電流のうち、上記出力信号d10~d13により選択される特定の階調電流を合成して、各表示画素における輝度階調に対応した発光駆動電流を生成して、有機EL素子OELに供給する電流生成部20z(上述した電流生成部20Aに相当する)と、を備えて構成されている。

[0123]

すなわち、画素駆動回路DCzは、本発明に係る電流生成供給回路(図1参照)と同等の構成を有している。ここで、図示を省略するが、電流ラッチ部10zは、図1に示した構成と同様に、各階調データDP0~DP3に対応して複数(4個)のラッチ回路を備えた構成を有している。また、有機EL素子OELのアノード端子は、所定の高電位電源に接続された電源接点+Vに接続されるとともに、カソード端子は、電流生成部20zの電流出力接点OUTiに接続されている。

[0124]

このような構成を有する画素駆動回路DCzにおける有機EL素子OELの駆動制御動作は、まず、走査ラインSLに対して、例えば、ハイレベル(選択レベル)の走査信号Vselを印加するとともに、このタイミングに同期して、後述するデータドライバ130Cにより、表示信号生成回路160から供給される表示データD0~D3に対応する複数ビットのデジタル信号からなる階調データDP0~DP3を、データライン群DLzに供給する。これにより、画素駆動回路DCzを構成する信号ラッチ部10zの各信号入力接点IN0~IN3から階調データDP0~DP3が同時かつ個別に取り込み保持され、上述した実施形態(図2参照)と同様に、各階調データDP0~DP3に基づく保持信号(出力信号)DP10~DP13が電流生成部20zに出力される。

[0125]

電流生成部20zは、上述した実施形態(図3参照)と同様に、基準電流Ire

fに基づいて生成される所定の比率の電流値を有する複数の階調電流から、上記保持信号DP10~DP13の信号レベルに応じて、特定の階調電流のみを選択して合成して得られる発光駆動電流を、電流出力接点OUTiを介して有機EL素子OELに供給する(本実施形態においては、有機EL素子OEL側から画素駆動回路DCz方向に引き込むように発光駆動電流が流れる)。これにより、有機EL素子OELに表示データD0~D3(階調データDP0~DP3)に応じた発光駆動電流が順バイアス方向に流れ、有機EL素子OELが所定の輝度階調で発光する。

[0126]

また、データドライバ130Cは、例えば、図17に示すように、上述した実施形態と同等の構成を有するシフトレジスタ回路131と、該シフトレジスタ回路131からのシフト信号SR1、SR2、SR3、・・・の入力タイミングに基づいて、図示を省略した表示信号生成回路160から供給される複数ビットの表示データD0~D3を同時かつ個別に順次取り込み、保持する複数のラッチ部LD1、LD2、LD3、・・・からなるラッチ回路部132Cと、図示を省略したシステムコントローラ150から出力される出力イネーブル信号WEに基づいて、該ラッチ回路部132Cに保持された1行分の表示データD0~D3を、各データライン群DLzを介して階調データDP0~DP3として、上述した各表示画素に一括して供給する動作を行う複数のスイッチSW1、SW2、SW3、・・・からなる出力回路133と、を備えた構成を適用することができる。

[0127]

(表示装置の駆動制御方法)

次に、上述した構成を有する表示装置の動作について、図面を参照して説明する。

図18は、本実施形態に係る表示装置(データドライバ及び表示パネル)における制御動作の一例を示すタイミングチャートである。また、図19は、本実施形態に係る表示装置に適用される画素駆動回路の他の実施例を示す回路構成図である。

[0128]

まず、データドライバ130Cにおける制御動作は、図18に示すように、上述したラッチ回路部132Cを構成する各ラッチ部LD1、LD2、LD3、・・・に、表示信号生成回路160から供給される表示データD0~D3を順次取り込み、保持する表示データ保持動作と、該表示データ保持動作により取り込まれた表示データD0~D3を、出力回路133の各スイッチSW1、SW2、SW3、・・を介して、階調データDP0~DP3として各データライン群DLzに一括して供給する階調データ供給動作と、を設定することにより実行される

[0129]

ここで、表示データ保持動作においては、シフトレジスタ回路131から順次 出力されるシフト信号SR1、SR2、SR3、・・・に基づいて、上記各ラッ チ部LD1、LD2、LD3、・・・に、各列の表示画素に対応して切り替わる 表示データD0~D3を順次取り込み、保持する動作が1行分連続的に実行される。

また、階調データ供給動作においては、システムコントローラ150から出力される出力イネーブル信号WEに基づいて、上記各ラッチ部LD1、LD2、LD3、・・・に保持された表示データD0~D3を階調データDP0~DP3として、各スイッチSW1、SW2、SW3、・・・を介してデータライン群DLzに一括して供給する。ここで、階調データ供給動作は、表示パネル110Cにおいて、特定の行の表示画素を選択する走査信号Vselの印加タイミングに同期するように設定される。すなわち、本実施形態においては、複数ビットのデジタル信号からなる表示データD0~D3に基づく階調データ(デジタル信号)DP0~DP3がデータドライバ130Cから表示パネル110Cに配設された各データライン群DLzを介して、直接表示画素(画素駆動回路DCz)に供給される。

[0130]

また、表示パネル110C (表示画素) における制御動作は、図18に示すように、走査ドライバ120Cにより特定の行(i行目) の走査ラインSLに走査信号Vselを印加することにより、上記階調データ供給動作によりデータドライ

バ130Cから各データライン群DLzに供給された階調データDP $0\sim$ DP3を、各表示画素(画素駆動回路DCz)に設けられた信号ラッチ部10zに取り込み保持し、該階調データDP $0\sim$ DP3に基づく保持信号DP $10\sim$ DP13を電流生成部20zに出力する。

[0131]

そして、電流生成部20zは、上述したように、基準電流Iref及び該保持信号DP10~DP13に基づいて、表示データD0~D3(階調データDP0~DP3)に応じた発光駆動電流を生成して、有機EL素子OELに供給する。これにより、有機EL素子OELが所定の輝度階調で発光する。

以上の一連の制御動作は、表示パネル110Cを構成する全ての行について、順次実行され、各行の有機EL素子OELの発光動作(発光駆動電流の供給動作)は、次回の走査信号Vselが印加されるまで、画素駆動回路DCzにより継続的に保持される。

[0132]

したがって、本実施形態に係る表示装置100Cにおいては、データドライバ 130Cにより、表示パネル110Cに配設される各データライン群DLzを介 して、表示データD0~D3に対応する複数ビットのデジタル信号からなる階調 データDP0~DP3が表示画素(画素駆動回路)に直接供給され、また、画素 駆動回路においてアナログ信号からなる発光駆動電流が生成されるので、従来技 術に多用されているような、表示画素にアナログ信号からなる書込電流を供給す る構成に比較して、信号レベルの劣化や外部ノイズ等の影響を受けにくくしてS /N比を改善することができ、表示データに対応した適切な輝度階調で有機EL 素子(発光素子)を発光動作させて表示画質の向上を図ることができる。

また、上述した実施形態と同様に、表示画素における発光動作に関連する信号線に、信号レベルが変化するアナログ信号を流す構成を有していないので、信号線の充放電動作に起因する動作速度の制約を緩和して、データドライバを含む表示装置における表示応答特性並びに表示画質の向上を図ることができる。

[0133]

なお、上述した実施形態においては、表示画素として、画素駆動回路DCzに

より生成された発光駆動電流を有機EL素子OEL側から引き込む方向に流す電流シンク方式に対応した構成を示したが、本発明はこれに限定されるものではなく、上述した図4及び図5に示した構成を適用して、図19に示すように、画素駆動回路DCz′により生成された発光駆動電流を、電流生成部20z′から有機EL素子OEL方向に流し込むように供給する電流印加方式に対応した構成を適用することもできる。なお、この場合、上述した実施例に示したような表示装置の構成(図15参照)において、電流発生源の他端側(+V接続側)を低電位電源(接地電位)に接続し、基準電流Irefを表示パネル(表示画素)側から該低電位電源方向に引き込むように設定される。

[0134]

また、上述した各実施形態においては、表示データとして4 ビットのデジタル信号を適用し、2 4 = 1 6 階調の表示動作を行う場合について説明したが、本発明はこれに限定されるものではなく、より多階調の画像表示に適用することができることはいうまでもない。

また、上述した実施形態においては、本発明に係る電流生成供給回路を表示装置のデータドライバ又は画素駆動回路に適用した場合についてのみ説明したが、本発明はこのような適用例に限定されるものではなく、例えば、発光ダイオードを多数配列して形成されるプリンタヘッドの駆動回路のように、所定の電流値を有する電流を供給することにより、該電流値に応じた所定の駆動状態で動作する機能素子を多数備えたデバイスの駆動回路に良好に適用することもできる。

[0135]

(電界効果型トランジスタの構造)

次に、本発明に係る電流生成供給回路、及び、表示装置の表示パネルに設けられた画素駆動回路に適用可能な電界効果型トランジスタ(薄膜トランジスタ)の 構造について説明する。

図20は、本発明に係る電流生成供給回路及び表示装置に適用されるnチャネル型トランジスタの電圧一電流特性を示す図であり、図21は、本発明に係る電流生成供給回路及び表示装置に適用されるpチャネル型トランジスタの電圧一電流特性を示す図である。

[0136]

上述した各実施形態においては、データドライバ130A、130Bを構成する書込電流生成回路ILA1、ILA2、・・・、ILB1、ILB2、・・・、(電流生成回路)、又は、表示パネル110A~110Cを構成する画素駆動回路DCx~DCz(電流生成部)に、本発明に係る電流生成供給回路ILA、ILB(図1、図4参照)を適用する場合において、該電流生成供給回路の電流生成部の回路構成20A、20Bとして、図3及び図5に示したように、周知のnチャネル型もしくはpチャネル型の電界効果型トランジスタを用いたカレントミラー回路を備えた構成について説明した。

[0137]

ここで、カレントミラー回路を構成する基準電流トランジスタ及び階調電流トランジスタ、すなわち、nチャネル型及びpチャネル型のトランジスタの固有の電圧一電流特性について、図20(a)及び図21(a)に示すような基本回路を用いて検証すると、カレントミラー回路の電気的な特性においては、図20(b)及び図21(b)中、破線で示すように、ソースードレイン間電圧Vds、ーVdsが特定の電圧領域では、ドレイン電流(ソースードレイン間電流)Ids、ーIdsが飽和傾向を示すことが求められるにもかかわらず、図20(b)及び図21(b)中、実線で示すように、印加電圧(ソースードレイン間電圧Vds、ーVds)の絶対値の増大に伴って、一旦飽和傾向を示したドレイン電流Ids、ーIdsの絶対値が次第に増加する傾向を示す。

[0138]

これは、例えば、近年、高速化や低消費電力化、高集積化等の利点を有することから、研究開発が盛んに進められているSOI(Silicon On Insulator)構造の半導体層を有する電界効果トランジスタ等において、電界が集中する素子分離領域近傍で衝突イオン化が誘発され、これにより生成されたキャリヤ(nチャネル型トランジスタでは正孔、pチャネル型トランジスタでは電子)がチャネル領域(ボディ領域)に注入、蓄積されること(基板浮遊効果)により、しきい値電圧が低下して、ドレイン電流が増加するキンク(kink)現象によるものと考えられている。

[0139]

そのため、このようなキンク現象によるドレイン電流の増加(キンク電流の発生)により、ドレイン電流(電圧-電流特性)の良好な飽和特性が得られなくなり、カレントミラー回路における基準電流に対する階調電流の電流値の比率が所望の設計値(上述した実施形態に係る電流生成供給回路においては、トランジスタのチャネル幅の比)通りに設定されなくなるため、負荷を所望の駆動状態で動作させることができなくなる。そのため、各表示画素を表示データに基づいた適切な輝度階調で発光動作させることができず、表示画質の劣化を招く可能性がある。

[0140]

また、同様の問題点は、表示パネルを構成する画素駆動回路DCx、DCyの回路構成として、図9又は図13に示したような、nチャネル型及びpチャネル型の電界効果型トランジスタを適用した構成についても言及することができる。以下、図13に示した画素駆動回路における場合について詳しく説明する。

図22は、発光駆動用トランジスタ (pチャネル型トランジスタ) における電圧-電流特性と、書込動作時と発光動作時おけるドレイン電流 (発光駆動電流) の電流値との関係を示す図である。ここでは、図13に示した画素駆動回路を適宜参照しながら説明する。

[0141]

すなわち、上述したように、図13に示した画素駆動回路DCyにおいて、書込動作時には、走査ラインSLにハイレベルの走査信号Vselが印加されることにより、pチャネル型トランジスタTr51がオフ動作し、nチャネル型トランジスタTr52及びTr54がオン動作するので、書込電流Ipixはnチャネル型トランジスタTr52及びpチャネル型トランジスタTr53を介して、有機EL素子OELに流れ込む。このとき、nチャネル型トランジスタTr54がオン状態にあるので、pチャネル型トランジスタTr53のゲートーソース間(接点Nya-Nyb間)の電圧及びソースードレイン間(接点Nya-Nyc間)の電圧は同一となり、このときの電圧一電流特性曲線上での動作点は、例えば、図22(a)中の飽和特性を示す領域内のACwとなる。

[0142]

一方、発光動作時には、走査ラインSLにローレベルの走査信号Vselが印加 されることにより、pチャネル型トランジスタTr51がオン動作し、nチャネ ル型トランジスタTr52及びTr54がオフ動作するので、電源端子+Vに接 続された高電位電源(図示を省略)からpチャネル型トランジスタTr51及び Tr53を介して、発光駆動電流が有機EL素子OELに流れ込む。このとき、 nチャネル型トランジスタTr54はオフ状態にあるので、pチャネル型トラン ジスタTr53のゲート電圧(接点Nvbの電位)はフローティング状態となるが 、上記書込動作時にコンデンサCyに蓄積された電荷により、pチャネル型トラ ンジスタTr53のゲートーソース間電圧は、走査信号Vsel切り替え直前の書 込動作時の電位が保持される。したがって、このときの電圧-電流特性曲線上で の動作点は、図22(b)に示すように、図22(a)に示した動作点ACwよ りも、飽和領域内を低電圧方向(図22(b)においては、右方向)に移動した AChとなる。ここで、動作点ACwから動作点AChへの遷移は、ソースード レイン間電圧-Vdsの値に関わらず略一定のドレイン電流-Idsが流れる飽和領 域内での変化であることから、有機EL素子OELに流れ込む電流(発光駆動電 流)は、理想的には、上記書込動作時に設定、保持された電流(書込電流 I pix)と略同等の電流値に制御されることになる。

[0143]

しかしながら、上述した場合と同様に、図13に示したような回路構成を有する画素駆動回路においては、nチャネル型のトランジスタ(pチャネル型トランジスタTr53)の固有の電圧ー電流特性は、図21(b)に示したように、ソースードレイン間電圧ーVdsの絶対値が増大するにしたがって、ドレイン電流ーIdsの絶対値が次第に増加するキンク現象が発生することにより、有機EL素子OELに流れ込む電流(発光駆動電流)が書込動作時に設定した電流(書込電流Ipix)とは異なる値となってしまう。このために、各表示画素を表示データに基づいた適切な輝度階調で発光動作させることができなくなってしまう。なお、ここでは、図13に示した画素駆動回路についてキンク現象の影響を説明したが、図9に示した回路構成を有する場合であっても、図20(b)に示したように

、同等の問題が生じる。

[0144]

そこで、本発明においては、上述したようなキンク現象を抑制するために、少なくとも、電極生成供給回路において基準電流及び階調電流を流す基準電流トランジスタ及び階調電流トランジスタ、並びに、画素駆動回路において発光駆動電流を流す駆動制御用のトランジスタ(図13に示したトランジスタTr53、又は、図9に示したトランジスタTr43)に、SOI電界効果型トランジスタのボディ領域とソース領域を電気的に接続(短絡)した、いわゆる、ボディターミナル構造のトランジスタを適用した構成を有している。

[0145]

以下、具体的に説明する。なお、以下の説明では、ボディターミナル構造を有するpチャネル型のトランジスタについて詳しく説明し、nチャネル型のトランジスタについては説明を適宜簡略化又は省略する。

図23は、ボディターミナル構造を有する p チャネル型のトランジスタ(MOST)の平面構成を示す概略図であり、図24は、ボディターミナル構造を有する p チャネル型のトランジスタの断面構成を示す概略図である。ここで、図23 (a) は、半導体基板上に形成された活性層の平面構造を表し、図23(b) は、活性層上に電極を形成した状態における平面構造を表す。また、図24(a)、(b) は、図23(b) に示した構成の断面構造を示し、図24(c)、(d) は、ボディターミナル構造を有する p チャネル型トランジスタ及び n チャネル型トランジスタを示す回路記号である。なお、ここで示すボディターミナル構造を有する電界効果型トランジスタは、本発明に係る電流生成供給回路又は表示装置に適用可能な一例を示すにすぎず、同等の素子特性を有する他のトランジスタ構造を有するものであってもよいことはいうまでもない。

[0146]

ボディターミナル構造を有する p チャネル型のトランジスタは、概略、図23 (a) 及び図24 (a)、(b) に示すように、シリコン等の n 型半導体基板 su b の一面側に絶縁膜 ins S を介して形成された n 型半導体層 (活性層 R ac) に、チャネル領域 (ボディ領域) R chnを挟んでソース領域 (p +) R S 及びドレイン

領域(p⁺)RDが離間して形成されるとともに、ソース領域RS及びドレイン領域RDの対向軸(図23(a)の左右方向)に対して垂直方向(図23(a)の上下方向)に、チャネル領域Rchnから突出するようにターミナル領域(n⁺) RTが接合形成された構成を有している。そして、このような活性層Rac上には、図23(b)及び図24(a)、(b)に示すように、チャネル領域chn上にゲート絶縁膜insGを介して形成されたゲート電極EGと、ドレイン領域RDにオーミック接続されたドレイン電極EDと、ソース領域RS及びターミナル領域RTにオーミック接続された単一のボディターミナル電極EBと、が形成されている。このようなボディターミナル構造を有するpチャネル型トランジスタは、図24(c)に示すような回路記号により表記される。

[0147]

なお、図示を省略するが、ボディターミナル構造を有する n チャネル型のトランジスタは、図 2 3 及び図 2 4 (a)、(b)に示した構成と略同等であって、p 型半導体層からなる活性層に、チャネル領域を挟んでソース領域 (n +) 及びドレイン領域 (n +) が形成されるとともに、チャネル領域から突出するようにターミナル領域 (p +) が接合形成された構成を有している。ゲート電極、ドレイン電極及びボディターミナル電極の構造は、上記 p チャネル型トランジスタの場合と同一である。このようなボディターミナル構造を有する n チャネル型トランジスタは、図 2 4 (d)に示すような回路記号により表記される。

[0148]

図25は、ボディターミナル構造を有するnチャネル型トランジスタの電圧ー電流特性を示す図であり、図26は、ボディターミナル構造を有するpチャネル型トランジスタの電圧ー電流特性を示す図である。また、図27は、図3に示した電流生成部のカレントミラー回路部に、上述したボディターミナル構造を有するnチャネル型トランジスタを適用した一具体例を示す回路構成図であり、図28は、図5に示した電流生成部のカレントミラー回路部に、上述したボディターミナル構造を有するpチャネル型トランジスタを適用した一具体例を示す回路構成図である。さらに、図29は、図9に示した画素駆動回路の発光駆動用トランジスタに、上述したボディターミナル構造を有するnチャネル型トランジスタを

適用した一具体例を示す回路構成図であり、図30は、図13に示した画素駆動 回路の発光駆動用トランジスタに、上述したボディターミナル構造を有するpチャネル型トランジスタを適用した一具体例を示す回路構成図である。ここで、上述した実施形態と同等の構成については、同一の符号を付してその説明を省略する。

[0149]

このようなボディターミナル構造を有するnチャネル型及びpチャネル型トランジスタにおける固有の電圧-電流特性について、図25(a)及び図26(a)に示すような基本回路を用いて検証すると、図25(b)及び図26(b)に示すように、ソースードレイン間電圧Vds、-Vdsが特定の電圧領域では、ドレイン電流 Ids、-Idsが良好な飽和傾向を示す。

[0150]

これは、上述したチャネル領域Rchmとドレイン領域RDの境界近傍で生じた電子・正孔対のうち、少数キャリヤ(pチャネル型トランジスタでは電子、nチャネル型トランジスタでは正孔)がボディターミナル電極EBを介してソース領域RSに流れ込み、チャネル領域Rchnへの蓄積が抑制され、電界効果トランジスタのしきい値電圧の低下が緩和されるため、キンク現象が抑制される(キンク電流の発生が抑制される)ことによる。

[0151]

したがって、このような電圧-電流特性を有する電界効果型トランジスタを、図27乃至図30に示すように、上述した各実施形態(図3、図5に示した)に示した電流生成部20A、20Bのカレントミラー回路部21A、21Bや、図9、図13に示した画素駆動回路DCx、DCyの発光駆動用トランジスタ(Tr43、Tr53)に適用して、本発明に係る電流生成供給回路や、表示装置のデータドライバや表示パネルに組み込むことにより、表示データや階調データに基づいて保持される電流に対応した適切な電流値を有する害込電流や発光駆動電流を生成することができるので、各表示画素を表示データに基づいた適切な輝度階調で発光動作させることができ、表示画質の向上を図ることができる。

[0152]

なお、上述した一連の説明においては、ボディターミナル構造を有する電界効果型トランジスタの適用対象として、図3及び図5に示した電流生成部を構成するカレントミラー回路の基準電流トランジスタ及び階調電流トランジスタ、あるいは、図9及び図13に示した画素駆動回路の発光駆動用トランジスタのみを示したが、本発明はこれに限定されるものではなく、例えば、上記図9及び図13に示した画素駆動回路と同等の機能を有しつつ、他の回路構成を有する画素駆動回路にも良好に適用することができることはいうまでもない。

[0153]

【発明の効果】

以上説明したように、本発明に係る電流生成供給回路及びその制御方法によれば、有機EL素子や発光ダイオード等のように、電流値に応じて所定の駆動状態(発光輝度)で動作する複数の負荷に対して、所定の電流値を有する負荷駆動電流(書込電流、発光駆動電流)を供給する電流駆動装置において、複数ビットのデジタル信号を並列的に保持する信号ラッチ部と、該複数ビットのデジタル信号に対応した電流値を有する負荷駆動電流を生成、出力する電流生成部と、を備え、該電流生成部の構成として、基準電流が流れる基準電流トランジスタと、複数の階調電流を流す階調電流トランジスタからなるカレントミラー回路構成を適用することにより、一定の基準電流を流すのみで、異なる電流値を有する複数の階調電流を一義的に生成して、上記複数ビットのデジタル信号に基づいて、所望の電流値を有する負荷駆動電流(任意の階調電流の合成電流)を生成することができる。したがって、電流生成供給回路の動作に関連する信号配線(電流供給線)における電位変動を抑制して、該配線に付加された寄生容量の充放電動作に要する時間を削減することができ、電流生成供給回路、又は、電流生成供給回路を備えた電流駆動装置の動作速度を向上させることができる。

[0154]

また、本発明に係る表示装置によれば、相互に直交する走査ライン及びデータ ラインの交点近傍に、マトリクス状に表示画素が配列された表示パネルを備える 表示装置において、上述したような電流生成供給回路をデータドライバ、もしく は、表示画素内の画素駆動回路に適用することにより、一定の電流値を有する基 準電流に基づいて、表示データに応じた電流値を有する書込電流又は発光駆動電流が生成されるので、表示パネルの小型化や高精細化に伴って表示画素が微細化された場合や、比較的下位の輝度階調で各表示画素を発光動作させる場合等のように、表示画素供給される書込電流や発光素子に供給される発光駆動電流が微小な場合であっても、信号配線に付加された寄生容量の影響を受けることなく、表示データに対応した適正な電流値を有する書込電流又は発光駆動電流を迅速に生成して発光素子に出力することができる。したがって、表示画素(発光素子)を表示データに応じた適正な輝度階調で発光動作させることができ、所望の画像情報を良好な画質で表示することができる。

[0155]

特に、本発明に係る表示装置においては、上述した電流生成供給回路を表示画素内の画素駆動回路に適用することにより、表示パネルに配設される各データラインを介して、表示データに対応する複数ビットのデジタル信号(階調データ)を各表示画素(画素駆動回路)に直接供給することができ、また、各画素駆動回路において該デジタル信号に基づいてアナログ信号からなる発光駆動電流を生成することができるので、表示画素にアナログ信号からなる書込電流を供給する構成に比較して、信号レベルの劣化や外部ノイズ等の影響を受けにくくなり、表示データに対応した適切な輝度階調で発光素子を発光動作させることができ、表示画質(S/N比)の向上を図ることができる。

[0156]

また、上記電流生成供給回路において、電流生成供給回路を構成するカレントミラー回路部(基準電流トランジスタ及び階調電流トランジスタ)として、いわゆる、ボディターミナル構造を有する電界効果トランジスタを適用することにより、特定の電圧範囲において略一定の電流値を示す飽和領域を有する電圧一電流特性を得ることができるので、デジタル信号に基づいて保持した電流に対して、適切に対応した電流値を有する負荷駆動電流を生成することができ、各負荷を所望の駆動状態で動作させることができる。したがって、このようなトランジスタ構造を、本発明に係る電流生成供給回路を備えた表示装置(データドライバに適用される電流生成供給回路(カレントミラー回路部)や、表示画素内の画素駆動

回路を構成する発光駆動用トランジスタ)に適用することにより、表示データに 適切に対応した電流値を有する書込電流や発光駆動電流を生成することができ、 各表示画素を表示データに対応した適切な輝度階調で発光動作させて、表示画質 の向上を図ることができる。

【図面の簡単な説明】

【図1】

本発明に係る電流生成供給回路の一実施形態を示す概略構成図である。

【図2】

本実施形態に係る電流生成供給回路に適用されるラッチ回路の一具体例を示す回路構成図である。

【図3】

本実施形態に係る電流生成供給回路に適用される電流生成部の一具体例を示す回路構成図である。

【図4】

本発明に係る電流生成供給回路の他の実施形態を示す概略構成図である。

【図5】

本実施形態に係る電流生成供給回路に適用される電流生成部の一具体例を示す回路構成図である。

【図6】

本発明に係る電流生成供給回路を適用可能な表示装置の第1の実施形態を示す 概略プロック図である。

【図7】

本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。

【図8】

本実施形態に係る表示装置の他の構成例を示す概略ブロック図である。

【図9】

本実施形態に係る表示装置に適用される画素駆動回路の一実施例を示す回路構成図である。

[図10]

本実施形態に係る表示装置に適用されるデータドライバの一実施例を示す回路構成図である。

【図11】

本実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。

【図12】

本実施形態に係る表示パネル (表示画素) における制御動作の一例を示すタイ ミングチャートである。

【図13】

本実施形態に適用される画素駆動回路の一実施例を示す回路構成図である。

【図14】

本実施形態に係る表示装置に適用されるデータドライバの一実施例を示す回路構成図である。

【図15】

本発明に係る電流生成供給回路を適用可能な表示装置(表示パネル)の第2の 実施形態を示す概略構成図である。

【図16】

本実施形態に係る表示装置に適用される画素駆動回路の一実施例を示す回路構成図である。

【図17】

本実施形態に係る表示装置に適用されるデータドライバの一実施例を示す回路構成図である。

【図18】

本実施形態に係る表示装置 (データドライバ及び表示パネル) における制御動作の一例を示すタイミングチャートである。

【図19】

本実施形態に係る表示装置に適用される画素駆動回路の他の実施例を示す回路 構成図である。

【図20】

本発明に係る電流生成供給回路及び表示装置に適用されるnチャネル型トランジスタの電圧一電流特性を示す図である。

【図21】

本発明に係る電流生成供給回路及び表示装置に適用されるpチャネル型トランジスタの電圧一電流特性を示す図である。

【図22】

発光駆動用トランジスタ(pチャネル型トランジスタ)における電圧-電流特性と、書込動作時と発光動作時おけるドレイン電流の電流値との関係を示す図である。

【図23】

ボディターミナル構造を有するpチャネル型のトランジスタ (MOST) の平 面構成を示す概略図である。

【図24】

ボディターミナル構造を有するpチャネル型のトランジスタの断面構成を示す 概略図である。

【図25】

ボディターミナル構造を有するnチャネル型トランジスタの電圧ー電流特性を示す図である。

【図26】

ボディターミナル構造を有するpチャネル型トランジスタの電圧-電流特性を示す図である。

【図27】

電流生成部のカレントミラー回路部に、ボディターミナル構造を有するnチャネル型トランジスタを適用した一具体例を示す回路構成図である。

【図28】

電流生成部のカレントミラー回路部に、ボディターミナル構造を有するpチャネル型トランジスタを適用した一具体例を示す回路構成図である。

【図29】

画素駆動回路の発光駆動用トランジスタに、ボディターミナル構造を有する n チャネル型トランジスタを適用した一具体例を示す回路構成図である。

【図30】

画素駆動回路の発光駆動用トランジスタに、ボディターミナル構造を有する p チャネル型トランジスタを適用した一具体例を示す回路構成図である。

【図31】

従来技術におけるデータドライバの一例を示す回路構成図である。

【図32】

従来技術におけるデータドライバの他の例を示す回路構成図である。

【符号の説明】

ILA, ILB	電流生成供給回路
1 0	信号ラッチ部
20A, 20B	電流生成部
21A, 21B	カレントミラー回路部
22A, 22B	スイッチ回路部
$LC0\sim LC3$	ラッチ回路
IRA, IRB	電流発生源
1 0 0 A ~ 1 0	0 C 表示装置
1 1 0 A~1 1	0 C 表示パネル
1 2 0 A~1 2	0 C 走査ドライバ
1 3 0 A ~ 1 3	0 C データドライバ
140 電	源ドライバ


150システムコントローラ160表示信号生成回路

DCx~DCz 画素駆動回路


OEL 有機EL素子

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】





















【図18】


























【図22】

































【図26】


















【図29】






【図30】










【図32】





【要約】

【課題】 表示画素に供給される書込電流が微小な場合であっても、該書込電流を生成する動作を迅速に実行するとともに、表示データに対応した適切な電流値の書込電流を出力することができる電流生成供給回路及びその制御方法、並びに、該電流生成供給回路を備えた表示装置を提供する。

【解決手段】 電流生成供給回路ILAは、複数ビットのデジタル信号d0~d3を個別に取り込んで保持するラッチ回路LC0~LC3を備えた信号ラッチ部10と、単一の電流発生源IRAから供給される基準電流Irefを取り込み、上記信号ラッチ部10(各ラッチ回路LC0~LC3)から出力される出力信号d10~d13に基づいて、基準電流Irefに対して所定比率の電流値を有する負荷駆動電流IDを生成して出力する電流生成部20Aと、を有して構成されている。

【選択図】 図1

ページ: 1/E

認定・付加情報

特許出願の番号

特願2002-317225

受付番号

50201647931

書類名

特許願

担当官

第一担当上席 0090

作成日

平成14年11月 1日

<認定情報・付加情報>

【提出日】

平成14年10月31日



特願2002-317225

出願人履歷情報

識別番号

[000001443]

1. 変更年月日 [変更理由] 住 所

氏 名

1998年 1月 9日

理由] 住所変更

東京都渋谷区本町1丁目6番2号

カシオ計算機株式会社